●第1章嵌入式繫統概述
1.1嵌入式繫統簡介
1.2嵌入式處理器的類型及應用
1.2.1ARM處理器
1.2.2DSP
1.2.3FPGA
1.3可編程邏輯器件的基本結構
1.4嵌入式繫統設計流程
1.5嵌入式繫統在信息化裝備中的應用
1.5.1無人戰車視覺圖像采集與處理繫統
1.5.2遠程火箭炮火控繫統
第2章嵌入式繫統開發環境
2.1嵌入式繫統開發EDA工具
2.1.1Quartus Ⅱ開發環境
2.1.2ISE開發環境
2.1.3Quartus Ⅱ與ISE的比較和選擇
2.2Quartus Ⅱ開發環境基本知識
2.2.1Quartus Ⅱ設計流程和集成工具
2.2.2Quartus Ⅱ用戶界面
2.3設計輸入
2.3.1建立工程
2.3.2輸入方式
2.4約束輸入
2.4.1使用分配編輯器
2.4.2使用引腳規劃器
2.4.3使用Settings對話框
2.5綜合
2.5.1使用Quartus Ⅱ集成的綜合工具
2.5.2使用其他EDA綜合工具
2.5.3使用RTL查看器和狀態機查看器分析綜合結果
2.6布局布線
2.6.1設置Fitter選項
2.6.2設置物理綜合優化選項
2.6.3通過反標保留分配
2.7仿真
2.7.1Quartus Ⅱ仿真器設置
2.7.2功能仿真與時序仿真
2.8編程和配置
2.8.1建立編程文件
2.8.2器件編程和配置
2.9Quartus Ⅱ軟件開發過程
2.9.1原理圖輸入文件的建立
2.9.2圖表模塊輸入
2.9.3原理圖設計流程
第3章Verilog HDL初步
3.1硬件描述語言簡介
3.1.1概述
3.1.2Verilog HDL
3.1.3VHDL
3.1.4Verilog HDL與VHDL的比較
3.2Verilog HDL的語法規則
3.2.1詞法規定
3.2.2邏輯值集合
3.2.3常量及其表示
3.2.4變量的數據類型
3.2.5Verilog HDL運算符
3.2.6賦值語句
3.3Verilog HDL基礎與程序結構
3.3.1模塊
3.3.2時延
3.3.3常用語句
3.3.4繫統任務和函數
3.3.5編譯指令
3.4Verilog HDL的建模
3.4.件
3.4.2數據流建模
3.4.3行為級建模
3.4.4結構化建模
3.4.5混合設計描述方式
3.5基於Verilog HDL的數字電路基本設計
3.5.1簡單組合邏輯設計
3.5.2簡單時序邏輯電路的設計
3.5.3利用條件語句實現較復雜的時序邏輯電路
3.5.4設計時序邏輯時采用阻塞賦值與非阻塞賦值的區別
3.5.5用always塊實現較復雜的組合邏輯電路
3.5.6在Verilog HDL 中使用函數
3.5.7在Verilog HDL中使用任務
3.5.8利用有限狀態機進行復雜時序邏輯的設計
3.5.9利用狀態機的嵌套實現層次結構化設計
3.5.10通過模塊之間的調用實現自頂向下的設計
第4章嵌入式繫統硬件基礎
4.1嵌入式器件及開發技術發展趨勢
4.1.1FPGA與CPLD的比較
4.1.2下一代可編程邏輯設計技術展望
4.1.3EDA設計方法發展趨勢
4.2FPGA繫統設計基礎
4.2.1Altera FPGA/CPLD的結構
4.2.2FPGA設計工具
4.2.3FPGA設計流程
4.2.4FPGA與其他嵌入式處理器的協同處理繫統設計
4.3嵌入式繫統電路板設計
4.3.1信號完整性
4.3.2電源完整性設計
4.3.3功耗分析和熱設計
……

本書以FPGA為硬件平臺的嵌入式繫統設計是現代電子技術研究和應用的熱點領域之一。為了使電類相關專業的本科高年級學生和研究生能夠提高電子繫統綜合設計水平，了解基於FPGA的嵌入式繫統設計實現的一般方法和基礎知識，本書遵循由繫的研究方法，以應用電路為例，通過實驗的手段研究FPGA的應用開發技術。主要介紹基於FPGA的EDA基本概念和基本原理；Verilog HDL語言基本知識；FPGA開發流程中的編譯、綜合、仿真、適配、布局布線以及調試等環節；SOPC的基本概念及初步開發技術等內容。本書適用於嵌入式繫統設計課程以及電子技術EDA相關課程，在使用過程中可根據學生所學專業和教學層次進行裁剪和內容調整，也可以作為電子技術工程設計人員的參考書。