1.融入主流應用，繫統性凝練知識體繫。2.結合企業實際，注重培養工程師實踐能力。3.依托前沿場景，聚焦業務邏輯，實現應用開發。這本教材，把近期新的RISC-V技術發展動態融合進理論授課中，引入真實的工業級處理器案例和軟硬件開發流程，讓學生緊跟產業前沿，並通過相關的實驗教學內容構建理論聯繫實際的學習過程。

●第一章 計算機體繫結構簡介
1.1 計算機的歷史，現在和未來
1.1.1 計算機的歷史回顧
1.1.2 計算機的發展現狀
1.1.3 計算機的未來趨勢
1.2 計算機體繫結構的定義
1.2.1 ISA
1.2.2 微架構
1.2.3 硬件實現
1.3 主流ISA介紹
1.3.1 ISA的誕生
1.3.2 CISC架構指令集
1.3.3 RISC架構指令集
1.4 案例學習：平頭哥C910處理器介紹
1.4.1 平頭哥公司介紹
1.4.2 玄鐵C910簡介
1.4.3 玄鐵C910的處理器微架構
1.4.4 玄鐵C910的工作模式
1.5 本章小結
第二章 指令集基本原理
2.1 指令集的發展歷史與分類
2.1.1 CISC和RISC之爭
2.1.2 指令集的分類
2.2 指令尋址模式
2.2.1 指令的組成
2.2.2 常見的指令尋址模式
2.3 數據類型與指令操作
2.3.1 RISC-V指令集的數據類型
2.3.2 指令操作分類
2.3.3 控制流指令
2.4 指令集編碼
2.4.1 可變長度編碼與固定長度編碼
2.4.2 操作碼的編碼
2.4.3 RISC-V的指令編碼
2.5 特權等級與CSR
2.5.1 特權等級
2.5.2 RISC-V指令集的CSR
2.6 指令集的ABI規定
2.7 案例學習：平頭哥C910處理器的自定義指令
2.7.1 Cache指令子集
2.7.2 多核同步指令子集
2.7.3 算術運算指令子集
2.7.4 位操作指令子集
2.7.5 存儲指令子集
2.8 本章小結
第三章 處理器流水線結構
3.1 實現RISC指令集的典型硬件結構
3.1.1 微架構與指令集的關繫
3.1.2 RV32I指令集的數據通路
3.2 基礎流水線
3.2.1 流水線的基本概念
3.2.2 基礎流水線的性能分析
3.3 流水線衝突
3.3.1 結構衝突（structural hazard）
3.3.2 控制衝突（control hazard）
3.3.3 數據衝突（data hazard）
3.4 前饋
3.5 亂序執行和超標量流水線
3.5.1 基礎流水線的性能瓶頸
3.5.2 多發射（multiple issue）技術與超標量（superscalar）技術
3.5.3 亂序執行與動態調度
3.5.4 重排序緩衝區（reorder buffer，ROB）
3.5.5 寄存器重命名和Tomasulo算法
3.6 分支預測
3.6.1 靜態預測
3.6.2 局部預測器
3.6.3 相關預測器
3.6.4 預測跳轉地址
3.6.5 指令復用
3.6.6 預測的代

本書是一本以產教融合思想為指引，面向處理器與繫統芯片設計人纔培養的新型教材，主要分為基礎和實驗兩部分。基礎部分側重於基於開源指令架構RISC-V並結合阿裡平頭哥半導體公司的玄鐵C910等優選處理器案例講授計算機體繫結構的基本原理。RISC-V架構的開放性與良好生態為理論知識的教學提供了更好的藍本，通過剖析業界優選的RISC-V處理器也使理論知識能夠更好地聯繫具體應用。實驗部分詳細介紹基於RISC-V開源項目開發的繫列實驗，包括編譯與仿真工具鏈實驗、體繫結構探索實驗、SoC設計實驗等內容，充分利用了平頭哥XuanTie處理器、Wujian100 SoC平臺等工業級的開發資源，使學生可以切實感受體繫結構知識的實踐運用和完整的軟硬件開發流程。

韓軍 編