●項目1基於原理圖輸入的運算器 設計制作
●項目2基於VHDL的表決器和搶答器設計制作85
●1.1 4位二進制數全加器的設計2
●1.1.1任務書2
●1.1.2 4位二進制數全加器設計方案3
●1.1.3 4位二進制數全加器設計實施步驟5
●1.1.4 4位二進制數全加器編程下載與硬件測試30
●1.2 基於FPGA的EDA技術36
●1.2.1 EDA技術概述36
●1.2.2 FPGA的工作原理與基本結構38
●1.2.3基於FPGA的EDA開發流程42
●1.2.4 Quartus II設計開發工具使用44
●1.2.5 ModelSim-Altera仿真工具 使用53
●1.2.6層次化設計方法61
●1.3 2位二進制數乘法器設計制作62
●1.3.1任務書63
●1.3.2 2位二進制數乘法器設計方案63
●1.3.3 2位二進制數乘法器設計實施步驟68
●1.3.4 2位二進制數乘法器編程下載與硬件測試78
●做一做,試一試84
●部分目錄