●出版者的話
譯者序
前言
致謝
第1章導論
1.1簡介
1.1.1數據表示
1.1.2數據通路
1.1.3計算機繫統
1.1.4嵌入式繫統
1.2邏輯設計
1.2.1電路*小化
1.2.2實現
1.2.3電路類型
1.2.4計算機輔助設計工具
1.3計算機組成
1.4計算機體繫結構
1.4.1流水線
1.4.2並行性
1.5計算機安全
參考文獻
練習
第2章組合電路：小型設計
2.1簡介
2.2邏輯表達式
2.2.1乘積的和表達式
2.2.2和的乘積表達式
2.3規範表達式
2.3.1極小項
2.3.2極大項
2.4邏輯化簡
2.4.1卡諾圖
2.4.2K圖化簡
2.5邏輯化簡算法
2.6電路時序圖
2.6.1信號傳播延遲
2.6.2扇入和扇出
2.7其他邏輯門
2.7.1緩存
2.7.2集電極開路緩衝區
2.7.3三態緩存
2.8設計實例
2.8.1全加器
2.8.2多路選擇器
2.8.3譯碼器
2.8.4編碼器
2.9實現
2.9.1可編程邏輯器件
2.9.2設計流程
2.10硬件描述語言
2.10.1結構模型
2.10.2傳輸延遲仿真
2.10.3行為建模
2.10.4綜合與仿真
參考文獻
練習
第3章組合電路：大型設計
3.1簡介
3.2算術函數
3.3加法器
3.3.1進位傳輸加法器
3.3.2先行進位加法器
3.4減法器
3.5的補碼加法/減法器
3.6算術
3.6.1設計部分：位並行
3.6.2設計部分：位串行
……
第4章時序電路：核心模塊
第5章時序電路：小型設計
第6章時序電路：大型設計
第7章存儲器
第8章指令集體繫結構
第9章計算機體繫結構：互連
第10章存儲繫統
第11章計算機體繫結構：安全
參考文獻
索引

本書從簡單的數字邏輯電路設計基礎開始，由淺入深，講解組合邏輯和時序邏輯電路的設計技術、計算機組成的基本原理和計算機體繫結構的相關概念，後深入探討了現代計算機繫統如何利用硬件支持安全的體繫結構。書中通過大量實例揭示作者對現代計算機設計目標的理解，展示如何應用流水線和並行化技術提升並發處理能力，並闡述了處理器體繫結構與編譯器、編程方法和性能之間的關繫。本書可作為高等院校“數字邏輯與計算機組成”相關課程本科生、研究生教材，也可作為電子信息類相關專業人士完整理解計算機繫統的整體組成和硬件工作原理的參考書。

(美)尼克羅斯·法拉菲(Nikrouz Faroughi) 著;戴志濤 等 譯 著

前  言Digital Logic Design and Computer Organization with Computer Architecture for Security編寫本書的目的是讓讀者通過一本教科書全面理解數字邏輯設計和計算機組成。此外，本書還有獨立的一章介紹安全的計算機體繫結構。 本書涵蓋數字邏輯設計的基本原理和Verilog硬件描述語言設計。各個章節分別討論簡單和復雜的組合電路和時序電路的設計方法。本書概述了電路設計的現代工具和方法，而Verilog實例僅用於展示該語言的基本特性和可綜合特性。如有需要，教師可以選擇用VHDL替代。不過，本書並不要求使用硬件描述語言。 本書內容包括存儲器組織、處理器核心和處理器組織結構，以及硬件支持的計算機安全等。由於技術的進步以及對高速和低功耗設計的需求改變了計算機組織結構的基礎，因此本書嘗試不僅提供簡等