"* 基本概念和理論的講解具有一定的廣度與深度。* 非常實用的設計方法。* 超過250個工作實例。* 提供大量習題，難易程度不同。"

●第0章 計算機與數字繫統 1
0.1 計算機發展簡史 1
0.1.1 起點：機械式計算機 1
0.1.2 早期電子計算機 2
0.1.3 前四代計算機 2
0.1.4 第五代及未來的計算機 4
0.2 數字繫統 4
0.2.1 數字繫統與模擬繫統 5
0.2.2 數字繫統的抽像層次 5
0.3 電子技術 8
0.3.1 摩爾定律 9
0.3.2 固定邏輯與可編程邏輯 10
0.3.3 微控制器 10
0.3.4 設計演變 11
0.4 數字繫統的應用 12
0.4.1 通用數字計算機 13
0.4.2 控制器 17
0.4.3 物聯網(IoT) 18
0.4.4 接口 18
0.5 總結和復習 20
0.6 小組協作練習 21
參考文獻 21
第1章 數制繫統與數字編碼 23
1.1 數制繫統 23
1.1.1 位置表示法和多項式表示法 23
1.1.2 常用數制繫統 24
1.2 算術運算 25
1.2.1 二進制算術運算 25
1.2.2 十六進制算術運算 28
1.3 進制轉換 29
1.3.1 轉換方法和算法 29
1.3.2 當B = Ak時基數A和基數B之間的轉換 33
1.4 帶符號數表示法 33
1.4.1 帶符號原碼 34
1.4.2 互補數制 35
1.5 數字編碼 44
1.5.1 數值編碼 44
1.5.2 字符和其他編碼 48
1.5.3 檢錯碼與糾錯碼 51
1.6 總結和復習 56
1.7 小組協作練習 57
習題 57
第2章 邏輯電路與布爾代數 60
2.1 邏輯門與邏輯電路 60
2.1.1 真值表 60
2.1.2 基本邏輯門 60
2.1.3 組合邏輯電路 64
2.1.4 時序邏輯電路 66
2.2 硬件描述語言(HDL) 67
2.2.1 Verilog 67
2.2.2 VHDL 68
2.3 布爾代數 70
2.3.1 公理與基本定理 70
2.3.2 布爾(邏輯)函數和表達式 75
2.3.3 最小項、優選項及標準式 77
2.3.4 未完整定義的函數(無關項) 79
2.4 邏輯表達式的化簡 80
2.4.1 電路化簡的目標和方法 80
2.4.2 卡諾圖(K圖) 82
2.4.3 利用卡諾圖化簡邏輯表達式 89
2.4.4 Q-M法 102
2.5 總結和復習 107
2.6 小組協作練習 108
習題 109
第3章 組合邏輯電路分析與設計 118
3.1 組合邏輯電路的設計 118
3.1.1 與或電路和與非-與非電路 118
3.1.2 或與電路和或非-或非電路 120
3.1.3 二級電路 121
3.1.4 多級電路和因式分解 123
3.1.5 異或電路 126
3.2 組合邏輯電路的分析 128
3.2.1 布爾代數 128
3.2.2 真值表 131
3.2.3 時序圖 132
3.2.4 正負邏輯 136
3.3 使用高級器件的設計 137
3.3.1 譯碼器 137
3.3.2 編碼器 149
3.3.3 數據選擇器和數據分配器 153
3.3.4 算術運算電路 162
3.4 綜合性設計實例 174
3.4.1 設計流程 174
3.4.2 銀行保險庫控制器 175
3.4.3 七段顯示譯碼器 178
3.4.4 四功能算術(加、減、與、異或) 183
3.4.5 二進制陣列乘法器 187
3.5 總結和復習 189
3.6 小組協作練習 190
習題 192
第4章 時序邏輯電路簡介 202
4.1 時序邏輯電路的建模與分類 202
4.1.1 有限狀態機 202
4.1.2 狀態圖和狀態表 204
4.1.3 算法狀態機 207
4.2 存儲器 209
4.2.1 鎖存器 210
4.2.2 觸發器 222
4.2.3 鎖存器和觸發器小結 232
4.3 寄存器 233
4.4 移位寄存器 237
4.5 計數器 241
4.5.1 同步二進制計數器 241
4.5.2 異步二進制計數器 244
4.5.3 模N計數器 245
4.5.4 環形和扭環形計數器 249
4.6 綜合性設計實例 258
4.6.1 寄存器文檔(組/堆) 258
4.6.2 多相時鐘 260
4.6.3 數字時鐘 261
4.6.4 可編程波特率發生器 264
4.7 總結和復習 267
參考文獻 268
4.8 小組協作練習 268
習題 269
第5章 同步時序邏輯電路分析與設計 277
5.1 同步時序邏輯電路的分析 277
5.1.1 采用狀態圖和狀態表來完成電路分析 277
5.1.2 分析同步時序邏輯電路圖 278
5.1.3 小結 289
5.2 同步時序邏輯電路的設計 289
5.2.1 同步時序邏輯電路的設計步驟 290
5.2.2 觸發器驅動變量表 293
5.2.3 設計實例 295
5.2.4 有限狀態機的設計方法 312
5.2.5 未完整定義的同步時序邏輯電路 317
5.3 同步時序邏輯電路的狀態化簡 320
5.3.1 冗餘狀態 320
5.3.2 對完整定義的狀態進行化簡 321
5.4 綜合性設計實例 325
5.4.1 自動投幣售貨機的 325
5.4.2 二進制乘法器 327
5.4.3 交通燈控制器 331
5.5 總結和復習 341
參考文獻 341
5.6 小組協作練習 342
習題 345
第6章 異步時序邏輯電路分析與設計 354
6.1 異步時序邏輯電路的類型 354
6.2 脈衝型電路分析與設計 355
6.2.1 脈衝型電路的分析 356
6.2.2 脈衝型電路的設計 360
6.3 基本型電路的分析 366
6.3.1 概述 367
6.3.2 驅動表與流表 368
6.3.3 分析步驟 369
6.4 基本型電路的設計 371
6.4.1 流表設計與實現 371
6.4.2 競爭與循環 379
6.4.3 消除競爭狀態 382
6.4.4 冒險 389
6.5 綜合性設計實例 390
6.5.1 設計流程 390
6.5.2 異步自動投幣售貨機控制器 390
6.5.3 異步總線仲裁控制器 393
6.6 總結和復習 398
6.7 小組協作練習 399
習題 399
第7章 可編程數字邏輯器件 409
7.1 可編程數字邏輯器件技術 409
7.2 現場可編程門陣列(FPGA) 411
7.2.1 可配置邏輯塊(CLB) 412
7.2.2 輸入/輸出塊(IOB) 420
7.2.3 互連資源 421
7.2.4 時鐘資源 423
7.2.5 其他FPGA資源和選項 424
7.2.6 FPGA設計流程和實例 425
7.3 可編程邏輯器件(PLD) 433
7.3.1 組合邏輯函數的陣列結構 434
7.3.2 PLD輸出和反饋選項 450
7.3.3 時序邏輯電路應用的PLD 455
7.3.4 復雜PLD(CPLD) 457
7.3.5 設計實例 458
7.4 綜合性設計實例 461
7.4.1 二進制除法器 461
7.4.2 多路七段顯示控制器 467
7.5 總結和復習 473
參考文獻 473
7.6 小組協作練習 474
習題 476
第8章 數字繫統設計 482
8.1 設計過程 482
8.1.1 分層設計 482
8.1.2 固定邏輯與可編程邏輯 483
8.1.3 數字繫統設計流程 483
8.2 綜合性設計實例 484
8.2.1 微型RISC 4(TRISC4)處理器 485
8.2.2 單車道交通燈控制器 495
8.2.3 通用異步收發器(UART) 502
8.2.4 電梯控制器 509
8.3 總結和復習 513
8.4 小組協作練習 513
習題 513
附錄A Verilog入門 515
附錄B VHDL入門 532

本書以介紹數字設計的基礎知識以及豐富案例為主要特色，並在第一版的基礎上進行了全面的修訂與更新，更加突出了數字設計相關技術的應用。本書內容包括：計算機與數字繫統，數制與碼制，邏輯電路與布爾代數，組合邏輯電路設計與分析，時序邏輯電路簡介，同步時序邏輯電路分析與設計，異步時序邏輯電路分析與設計，可編程邏輯器件，數字繫統設計。

(美)維克多·P.納爾遜 等 著 熊蘭 等 譯