●第1章數字通信及FPGA概述（1）
1.1數字通信繫統概述（1）
1.1.1數字通信的一般處理流程（1）
1.1.2本書討論的通信繫統模型（3）
1.1.3數字通信的特點及優勢（4）
1.1.4數字通信的發展概述（6）
1.2數字通信中的幾個基本概念（7）
1.2.1與頻譜相關的概念（7）
1.2.2帶寬的定義（10）
1.2.3采樣與頻譜搬移（13）
1.2.4噪聲與信噪比（17）
1.3FPGA的基礎知識（18）
1.3.1從晶體管到FPGA（18）
1.3.2FPGA的發展趨勢（21）
1.3.3FPGA的組成結構（22）
1.3.4FPGA的工作原理（27）
1.4FPGA與其他處理平臺的比較（29）
1.4.1ASIC、DSP及ARM的特點（29）
1.4.2FPGA的特點及優勢（30）
1.5Altera公司FPGA簡介（31）
1.6FPGA開發板CRD500（33）
1.6.1CRD500簡介（33）
1.6.2CRD500典型應用（35）
1.7小結（36）
參考文獻（36）
第2章設計語言及環境介紹（38）
2.1HDL簡介（38）
2.1.1HDL的特點及優勢（38）
2.1.2選擇VHDL還是VerilogHDL（39）
2.2VerilogHDL基礎（40）
2.2.1VerilogHDL的特點（40）
2.2.2VerilogHDL程序結構（41）
2.3FPGA開發工具及設計流程（43）
2.3.1QuartusII開發軟件（43）
2.3.2ModelSim仿真軟件（46）
2.3.3FPGA設計流程（48）
2.4MATLAB軟件（50）
2.4.1MATLAB簡介、工作界面和優勢（50）
2.4.2MATLAB中常用的信號處理函數（53）
2.5MATLAB與QuartusII的數據交換（60）
2.6小結（60）
參考文獻（61）
第3章FPGA實現數字信號處理基礎（62）
3.1FPGA中數的表示（62）
3.1.1萊布尼茲與二進制（62）
3.1.2定點數表示（63）
3.1.3浮點數表示（64）
3.2FPGA中數的運算（67）
3.2.1加、減法運算（67）
3.2.2乘法運算（70）
3.2.3除法運算（71）
3.2.4有效數據位的計算（71）
3.3有限字長效應（74）
3.3.1有限字長效應的產生原因（74）
3.3.2A/D轉換的有限字長效應（75）
3.3.3繫統運算中的有限字長效應（76）
3.4FPGA中的常用處理模塊（78）
3.4.1加法器模塊（78）
3.4.2乘法器模塊（80）
3.4.3除法器模塊（82）
3.4.4浮點數運算模塊（83）
3.5小結（84）
參考文獻（85）
第4章濾波器的MATLAB與FPGA實現（86）
4.1濾波器概述（86）
4.1.1濾波器的分類（86）
4.1.2濾波器的特征參數（88）
4.2FIR濾波器與IIR濾波器的原理（89）
4.2.1FIR濾波器原理（89）
4.2.2IIR濾波器原理（90）
4.2.3IIR濾波器與FIR濾波器的比較（90）
4.3FIR濾波器的MATLAB設計（91）
4.3.1利用fir1函數設計FIR濾波器（91）
4.3.2利用kaiserord函數設計FIR濾波器（94）
4.3.3利用fir2函數設計FIR濾波器（94）
4.3.4利用firpm函數設計FIR濾波器（96）
4.4IIR濾波器的MATLAB設計（98）
4.4.1利用butter函數設計IIR濾波器（98）
4.4.2利用cheby1函數設計IIR濾波器（99）
4.4.3利用cheby2函數設計IIR濾波器（100）
4.4.4利用ellip函數設計IIR濾波器（100）
4.4.5利用yulewalk函數設計IIR濾波器（101）
4.4.6幾種濾波器設計函數的比較（101）
4.5FIR濾波器的FPGA實現（103）
4.5.1FIR濾波器的實現結構（103）
4.5.2采用IP核實現FIR濾波器（107）
4.5.3MATLAB仿真測試數據（112）
4.5.4仿真測試VerilogHDL的設計（114）
4.5.5FPGA實現後的仿真測試（116）
4.6IIR濾波器的FPGA實現（118）
4.6.1IIR濾波器的結構形式（118）
4.6.2級聯型結構IIR濾波器的繫數量化（120）
4.6.3級聯型結構IIR濾波器的FPGA實現（124）
4.6.4FPGA實現後的仿真測試（127）
4.7IIR濾波器的板載測試（128）
4.7.1硬件接口電路（128）
4.7.2板載測試程序（129）
4.7.3板載測試驗證（131）
4.8小結（132）
參考文獻（132）
第5章ASK調制解調技術的FPGA實現（134）
5.1ASK調制解調原理（134）
5.1.1ASK信號的產生（134）
5.1.2ASK信號的解調（136）
5.1.3ASK解調的性能（137）
5.1.4多進制振幅調制（138）
5.2ASK信號的MATLAB仿真（138）
5.3ASK信號的FPGA實現（141）
5.3.1FPGA實現模型及參數說明（141）
5.3.2ASK信號的VerilogHDL設計（143）
5.3.3FPGA實現ASK信號後的仿真測試（144）
5.4非相干解調法的MATLAB仿真（146）
5.5非相干解調法的FPGA實現（148）
5.5.1非相干解調法的FPGA實現模型及參數說明（148）
5.5.2非相干解調法的VerilogHDL設計（148）
5.5.3FPGA實現非相干解調法後的仿真測試（150）
5.6符號判決門限的FPGA實現（151）
5.6.1確定ASK解調信號的判決門限（152）
5.6.2判決門限模塊的VerilogHDL實現（152）
5.6.3FPGA實現判決門限模塊後的仿真測試（154）
5.7位同步技術的FPGA實現（154）
5.7.1位同步技術的工作原理（154）
5.7.2位同步模塊的VerilogHDL實現（157）
5.7.3雙相時鐘信號的VerilogHDL實現（159）
5.7.4微分鋻相模塊的VerilogHDL實現（160）
5.7.5單穩態觸發器的VerilogHDL實現（162）
5.7.6控制分頻模塊的VerilogHDL實現（164）
5.7.7FPGA實現及仿真測試（165）
5.8ASK信號解調繫統的FPGA實現及仿真（166）
5.8.1解調繫統的VerilogHDL實現（166）
5.8.2完整繫統的仿真測試（168）
5.9ASK調制解調繫統的板載測試（171）
5.9.1硬件接口電路（171）
5.9.2板載測試程序（171）
5.9.3板載測試驗證（174）
5.10小結（175）
參考文獻（176）
第6章FSK調制解調技術的FPGA實現（177）
6.1FSK調制解調原理（177）
6.1.12FSK信號的時域表示（177）
6.1.2相關繫數與頻譜特性（178）
6.1.3非相干解調法的原理（180）
6.1.4相干解調法原理（182）
6.1.5解調方法的應用條件分析（183）
6.22FSK信號的MATLAB仿真（184）
6.2.1不同調制指數的2FSK信號仿真（184）
6.2.22FSK信號非相干解調的仿真（185）
6.2.32FSK信號相干解調的仿真（191）
6.3FSK信號的FPGA實現（194）
6.3.1FSK信號的產生方法（194）
6.3.22FSK信號的VerilogHDL實現（195）
6.3.3FPGA實現後的仿真測試（196）
6.42FSK信號解調的FPGA實現（197）
6.4.1解調模型及參數設計（197）
6.4.22FSK信號解調繫統的VerilogHDL實現（198）
6.4.3FPGA實現後的仿真測試（203）
6.5MSK信號的產生原理（205）
6.5.1MSK信號的時域特征（205）
6.5.2MSK信號的頻譜特性（206）
6.5.3MSK信號的產生方法（207）
6.6MSK信號的FPGA實現（209）
6.6.1實例參數及模型設計（209）
6.6.2MSK信號的VerilogHDL實現及仿真（210）
6.7MSK信號的解調原理（211）
6.7.1延遲差分解調法（211）
6.7.2平方環相干解調法（212）
6.8MSK信號解調的MATLAB仿真（214）
6.8.1仿真模型及參數說明（214）
6.8.2MSK信號的平方環相干解調的MATLAB仿真（214）
6.9平方環的FPGA實現（217）
6.9.1鎖相環的工作原理（217）
6.9.2平方環的工作原理（220）
6.9.3平方環性能參數設計（221）
6.9.4平方環的VerilogHDL設計（223）
6.9.5FPGA實現後的仿真測試（227）
6.10MSK信號解調的FPGA實現（228）
6.10.1MSK信號解調環路參數設計（228）
6.10.2頂層模塊的VerilogHDL設計（230）
6.10.3脈衝成形及解調模塊的VerilogHDL設計（234）
6.10.4MSK信號解調環路FPGA實現後的仿真測試（236）
6.112FSK調制解調的板載測試（237）
6.11.1硬件接口電路（237）
6.11.2板載測試程序（238）
6.11.3板載測試驗證（239）
6.12小結（240）
參考文獻（241）
第7章PSK調制解調技術的FPGA實現（243）
7.1DPSK調制解調原理（243）
7.1.1DPSK信號的調制原理（243）
7.1.2采用Costas環解調DPSK信號（245）
7.1.3DPSK調制解調的MATLAB仿真（246）
7.2DPSK信號解調的FPGA實現（249）
7.2.1Costas環的參數設計（249）
7.2.2Costas環的VerilogHDL設計（251）
7.2.3FPGA實現後的仿真測試（254）
7.3DQPSK調制解調原理（254）
7.3.1QPSK調制原理（254）
7.3.2雙的差分編/解碼原理（256）
7.3.3DQPSK信號的解調原理（257）
7.3.4DQPSK調制解調的MATLAB仿真（260）
7.4DQPSK信號的FPGA實現（264）
7.4.1差分編/解碼的VerilogHDL設計（264）
7.4.2DQPSK信號的VerilogHDL設計（267）
7.5DQPSK信號解調的FPGA實現（272）
7.5.1極性Costas環的VerilogHDL設計（272）
7.5.2FPGA實現後的仿真測試（276）
7.5.3跟蹤策略和解調性能（277）
7.5.4DQPSK信號解調繫統的設計（279）
7.5.5DQPSK信號解調繫統的仿真測試（282）
7.6?/4QPSK調制解調原理（283）
7.6.1?/4QPSK調制原理（283）
7.6.2匹配濾波器與成形濾波器（285）
7.6.3?/4QPSK信號的差分解調原理（290）
7.6.4?/4QPSK調制解調的MATLAB仿真（291）
7.7?/4QPSK調制解調的FPGA實現（295）
7.7.1基帶編碼的VerilogHDL設計（295）
7.7.2差分解調的VerilogHDL設計（299）
7.7.3FPGA實現後的仿真測試（304）
7.8DQPSK調制解調繫統的板載測試（305）
7.8.1硬件接口電路（305）
7.8.2板載測試程序（305）
7.8.3板載測試驗證（307）
7.9小結（308）
參考文獻（309）
第8章QAM調制解調技術的FPGA實現（310）
8.1QAM調制解調的原理（310）
8.1.1QAM調制解調繫統的組成（310）
8.1.2差分編碼與星座映射（311）
8.1.316QAM調制解調的MATLAB仿真（313）
8.216QAM信號編/解碼的FPGA實現（317）
8.2.116QAM信號編碼的VerilogHDL設計（317）
8.2.216QAM信號解碼的VerilogHDL設計（321）
8.2.3FPGA實現16QAM信號編/解碼的仿真測試（322）
8.3QAM載波同步的FPGA實現（323）
8.3.1QAM中常用的載波同步算法[10]（323）
8.3.2極性判決算法的FPGA實現（326）
8.3.3DD算法載波同步的FPGA實現（330）
8.4插值算法位同步技術原理（337）
8.4.1位同步技術的分類及組成（337）
8.4.2內插濾波器的原理及結構（339）
8.4.3Gardner定時誤差檢測算法（341）
8.4.4環路濾波器與數控振蕩器（342）
8.5插值算法位同步技術的MATLAB仿真（343）
8.5.1環路濾波器繫數的設計（343）
8.5.2Gardner定時誤差檢測算法的MATLAB仿真程序（344）
8.5.316QAM信號位同步算法的仿真（349）
8.6插值算法位同步技術的FPGA實現（351）
8.6.1頂層模塊的VerilogHDL設計（351）
8.6.2內插濾波器模塊的VerilogHDL設計（353）
8.6.3定時誤差檢測及環路濾波器模塊的VerilogHDL設計（355）
8.6.4數控振蕩器及插值間隔產生模塊的VerilogHDL設計（358）
8.6.5插值算法位同步技術FPGA實現後的仿真測試（359）
8.7插值算法位同步環的板載測試（362）
8.7.1硬件接口電路（362）
8.7.2板載測試程序（363）
8.7.3板載測試驗證（364）
8.8小結（365）
參考文獻（365）
第9章擴頻調制解調技術的FPGA實現（367）
9.1擴頻通信的基本原理（367）
9.1.1擴頻通信的概念（367）
9.1.2擴頻通信的種類（368）
9.1.3直擴繫統的工作原理（370）
9.2直擴繫統調制信號的MATLAB仿真（372）
9.2.1偽碼序列的產生原理（372）
9.2.2MATLAB仿真直擴繫統調制信號（373）
9.3直擴繫統調制信號的FPGA實現（377）
9.3.1偽碼模塊的VerilogHDL設計（377）
9.3.2擴頻調制模塊的VerilogHDL設計（378）
9.4偽碼同步的原理（381）
9.4.1滑動相關捕獲原理（382）
9.4.2延遲鎖相環的跟蹤原理（383）
9.5偽碼同步算法的設計及仿真（384）
9.5.1偽碼同步算法的設計（384）
9.5.2捕獲及跟蹤門限的MATLAB仿真（385）
9.6偽碼同步的FPGA實現（388）
9.6.1頂層模塊的VerilogHDL設計（388）
9.6.2偽碼模塊的VerilogHDL設計（390）
9.6.3相關積分模塊的VerilogHDL設計（392）
9.6.4偽碼相位調整模塊的VerilogHDL設計（393）
9.6.5FPGA實現後的仿真測試（396）
9.7直擴繫統解調環路的FPGA實現（397）
9.7.1Costas環的VerilogHDL設計（398）
9.7.2FPGA實現後的仿真測試（401）
9.8小結（403）
參考文獻（403）

本書以Altera公司的FPGA為開發平臺，以MATLAB及VerilogHDL為開發工具，詳細闡述數字調制解調技術的FPGA實現原理、結構、方法和仿真測試過程，並通過大量工程實例分析FPGA實現過程中的具體技術細節。主要內容包括FPGA實現數字信號處理基礎、ASK調制解調、PSK調制解調、FSK調制解調、QAM調制解調以及擴頻通信等。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字調制解調技術的FPGA設計的知識和技能。作者精心設計了與本書配套的FPGA開發板，詳細講解了工程實例的板載測試步驟及方法，形成了從理論到實踐的完整學習過程，可以有效加深讀者對調制解調技術的理解。