第1章  FPGA入門簡介 1
1.1  FPGA發展歷程 2
1.2  FPGA與ASIC、CPLD的區別 3
1.2.1  FPGA與ASIC 3
1.2.2  FPGA與CPLD 4
1.3  FPGA工作原理 5
1.3.1  FPGA的基本特點 5
1.3.2  FPGA的配置模式 6
1.4  FPGA設計流程與設計方法 6
1.4.1  關鍵步驟的實現 7
1.4.2  自頂向下和自底向上 9
1.4.3  基於IP核的設計 10
1.5  主要FPGA/CPLD廠家 10
1.6  FPGA的應用 11
1.7  EDA技術 13
1.8  本書的編排 15
思考題 15
第2章  FPGA設計開發工具 17
2.1  Modelsim軟件使用方法 18
2.1.1  Modelsim軟件安裝 18
2.1.2  Modelsim仿真方法 19
2.1.3  Modelsim仿真步驟 19
2.1.4  Modelsim仿真波形 27
2.2  Quartus?II軟件使用方法 30
2.2.1  Quartus?II設計流程 30
2.2.2  Quartus?II軟件安裝 30
2.2.3  USB-Blaster驅動安裝 32
2.2.4  Quartus?II設計步驟 35
思考題 48
第3章  Verilog HDL的基礎知識 49
3.1  硬件描述語言(HDL)綜述 50
3.1.1  硬件描述語言的優越性 50
3.1.2  硬件描述語言的發展歷史 51
3.1.3  HDL語言的主要特征 51
3.1.4  Verilog HDL與VHDL的
比較 52
3.1.5  Verilog HDL設計流程及
設計方法簡介 52
3.1.6  硬件描述語言新的發展 53
3.2  程序基本結構 54
3.3  詞法習俗 56
3.4  數據類型 59
3.4.1  常量 59
3.4.2  變量 59
3.5  運算符 62
3.5.1  算術運算符 62
3.5.2  關繫運算符 63
3.5.3  等式運算符 64
3.5.4  邏輯運算符 64
3.5.5  位運算符 65
3.5.6  縮減運算符 66
3.5.7  移位運算符 66
3.5.8  條件運算符 67
3.5.9  位並接運算符 68
3.6  描述語句 68
3.6.1  賦值語句 68
3.6.2  條件語句 70
3.6.3  循環語句 75
3.6.4  邏輯門描述語句 77
3.7  任務和函數結構 78
3.8  時序控制 79
3.8.1  延遲控制 79
3.8.2  事件控制 80
3.8.3  等待語句 81
3.8.4  延遲定義塊 82
思考題 82
第4章  設計驗證——Testbench 85
4.1  驗證綜述 86
4.1.1  驗證概念 86
4.1.2  驗證方法 86
4.1.3  驗證工具 90
4.1.4  驗證流程 91
4.2  功能驗證 93
4.2.1  Testbench基本結構 93
4.2.2  自動生成Testbench 96
4.2.3  Testbench編寫方法 98
4.2.4  激勵信號的產生 110
4.3  基於斷言的驗證 113
4.4  Modelsim驗證實例 115
思考題 118
第5章  可綜合模型設計 119
5.1  阻塞賦值和非阻塞賦值 120
5.2  觸發器電路設計 124
5.2.1  時序電路概念 124
5.2.2  D觸發器 124
5.3  計數器電路設計 127
5.3.1  基本同步計數器 127
5.3.2  具有復位端口的計數器 128
5.3.3  具有置數端口的計數器 130
5.4  存儲器電路設計 131
5.4.1  存儲器定義 131
5.4.2  ROM(隻讀存儲器) 131
5.4.3  RAM(隨機存儲器) 132
5.4.4  FIFO存儲器 133
5.5  層次化設計 134
5.5.1 &nb件例化 134
5.5.2  模塊劃分 137
5.6  可綜合模型設計風格 140
5.6.1  組合電路設計應注意問題 140
5.6.2  時序電路設計的基本概念 142
5.6.3  時序電路設計應注意問題 146
5.6.4  亞穩態及其解決方法 149
5.7  繫統規範 151
思考題 152
第6章  有限狀態機的設計 155
6.1  有限狀態機簡介 156
6.2  兩種狀態機模型 158
6.2.1  Moore型紅綠燈 158
6.2.2  Mealy型紅綠燈 161
6.3  深入理解狀態機 163
6.3.1  一段式狀態機 163
6.3.2  兩段式狀態機 167
6.4  應用實例 169
6.4.1  獨熱碼狀態機 169
6.4.2  格雷碼狀態機 173
思考題 175
第7章  基於Verilog HDL的 FPGA
繫統設計實例 177
7.1  計數譯碼型流水燈設計 178
7.2  交通燈控制電路設計 179
7.3  智力搶答器設計 183
7.4  點陣型顯示設計 190
7.5  數字鬧鐘設計 194
7.6  乒乓球遊戲電路設計 202
思考題 210
第8章  基於SOPC的FPGA繫統設計
實例 211
8.1  SOPC繫統概述 212
8.2  HELLO實驗 214
8.3  流水燈實驗 235
8.4  定時器實驗 243
8.5  並行ADC與DAC實驗 246
思考題 250

FPGA(現場可編程門陣列)是一種大規模可編程邏輯器件，在當前的電子設計領域被廣泛應用。雖然FPGA芯片的成本較高，但是它給電子繫統所帶來的不可限量的速度和帶寬，其在靈活性、小型性方面的優勢，越來越被追求高性能、偏重定制化需求的開發者所青睞。因此，在高校開設此門課程，可以適應電子設計專業的發展需要，對培養專業人纔、強化學生實踐能力意義重大。
本教材依托重慶市教研教改項目(項目編號：193297)、重慶市高等教育學會高等教育科學研究課題項目(項目編號：CQGJ19026A)和重慶工程學院校內教改重點項目(項目編號：JY2017201)，按照OBE-CDIO工程教育創新模式，結合“卓越工程師教育培養計劃”的實施原則，突出基本理論與實際應用相結合，通過合理安排教材內容，在保證基礎理論知識的前提下，兼顧傳統設計方法與軟硬件化設計方電路與繫統設計的關繫。本書中的實驗依托北京百科榮創EDA/SOPC綜合實驗開發繫統，以Altera公司CycloneIV E繫列的FPGA為核心芯片。
全書共8章。第1章FPGA入門簡介，講述可編程器件的一些基本概念、主要應用領域、相比傳統技術的優勢及開發流程。第2章FPGA設計開發工具，介紹Modelsim仿真軟件和Quartus?II綜合軟件的安裝流程及使用方法。第3章Verilog HDL的基礎知識，介紹使用廣泛的Verilog語言的基本語法及使用方法。第4章設計驗證——Testbench，講述如何驗證所設計電路的正確性。第5章可綜合模型設計，介紹優良的代碼書寫規範和風格。第6章有限狀態機的設計，使用兩個實例著重介紹時序設計的應用。第7章基於Verilog HDL的FPGA繫統設計實例，通過6個項目來展示FPGA的設計流程及在線調試方法。第8章基於SOPC的FPGA繫統設計實例，通過4個項目講述SOPC使用方法及設計流程。
本書由重慶工程學院李翠錦組織編寫，何世彪統稿和審校，李翠錦、武麗莉、李金瓊主編，譚祥、趙軍、楊雄參於編寫。另外，在本書的編寫過程中，得到了何世彪教授的大力支持，他為本書提出了許多寶貴意見，在此表示感謝。
由於編者水平有限，書中難免存在缺點和疏漏，懇請各位專家和讀者批評指正。

                           編  者