了得網研究生_集成電路設計（第4版）

	[ 收藏 ] [ 简体中文 ]
臺灣貨到付款、ATM、超商、信用卡PAYPAL付款，4-7個工作日送達，999元臺幣免運費　　　在線留言商品價格為新臺幣

商品搜索

类别：

关键字：

商品分类

集成電路設計（第4版）
該商品所屬分類：研究生 -> 工學
【市場價】	772-1120元
【優惠價】	483-700元
【作者】	王志功
【所屬類別】	圖書教材研究生/本科/專科教材工學
【出版社】	電子工業出版社
【ISBN】	9787121459443
【折扣說明】	一次購物滿999元台幣免運費+贈品一次購物滿2000元台幣95折+免運費+贈品一次購物滿3000元台幣92折+免運費+贈品一次購物滿4000元台幣88折+免運費+贈品
【本期贈品】	①優質無紡布環保袋，做工棒！②品牌簽字筆 ③品牌手帕紙巾

版本	正版全新電子版PDF檔
您已选择：	正版全新
溫馨提示：如果有多種選項，請先選擇再點擊加入購物車。 . 電子圖書價格是0.69折，例如了得網價格是100元，電子書pdf的價格則是69元。 . 購買電子書不支持貨到付款，購買時選擇atm或者超商、PayPal付款。付款後1-24小時內通過郵件傳輸給您。 *. 如果收到的電子書不滿意，可以聯絡我們退款。謝謝。

內容介紹

開本：16開

紙張：膠版紙

包裝：平裝-膠訂

是否套裝：否

國際標準書號ISBN：9787121459443

作者：王志功

出版社：電子工業出版社

出版時間：2023年06月

內容簡介

本教材 3版曾獲屆教材建設獎教材二等獎。本書是"十二五”普通高等教育本科規劃教材和普通高等教育"十一五” 規劃教材，全書遵循集成電路設計的流程，介紹集成電路設計的一繫列知識。全書共12章，主要內容包括：集成電路設計概述，集成電路材料、結構與理論，集成電路基本工藝，集成電路器件工藝，MOS場效應管的特性，集成電路器件及SPICE模型，SPICE數模混合仿真程序的設計流程及方法，集成電路版圖設計與工具，模擬集成電路，數字集成電路與版圖，集成電路數字繫統設計基礎，集成電路的測試和封裝。本書提供配套微課視頻、電子課件、Cadence公司授權的PSPICE學生版安裝軟件、HSPICE和PSPICE兩種仿真工具的電路實例設計包、集成電路版圖設計示範視頻等。

1章集成電路設計概述 1
1.1 集成電路的發展 1
1.2 集成電路設計流程及設計環境 4
1.3 集成電路制造途徑 5
1.4 集成電路設計的知識範圍 6
思考題 7
2章集成電路材料、結構與理論 8
2.1 集成電路材料 8
2.1.1 硅 9
2.1.2 砷化鎵 9
2.1.3 磷化銦 10
2.1.4 锗硅 10
2.1.5 氮化鎵 10
2.1.6 緣材料 111章集成電路設計概述 1
1.1 集成電路的發展 1
1.2 集成電路設計流程及設計環境 4
1.3 集成電路制造途徑 5
1.4 集成電路設計的知識範圍 6
思考題 7
2章集成電路材料、結構與理論 8
2.1 集成電路材料 8
2.1.1 硅 9
2.1.2 砷化鎵 9
2.1.3 磷化銦 10
2.1.4 锗硅 10
2.1.5 氮化鎵 10
2.1.6 緣材料 11
2.1.7 金屬材料 11
2.1.8 多晶硅 13
2.1.9 材料繫統 13
2.2 半導體基礎知識 14
2.2.1 半導體的晶體結構 14
2.2.2 本征半導體與雜質半導體 14
2.3 PN結與結型二管 15
2.3.1 PN結的擴散與漂移 15
2.3.2 PN結型二管 16
2.3.3 肖特基結二管 16
2.3.4 歐姆型接觸 17
2.4 雙型晶體管 17
2.4.1 雙型晶體管的基本結構 17
2.4.2 雙型晶體管的工作原理 18
2.5 MOS場效應晶體管 18
2.5.1 MOS場效應晶體管的基本結構 18
2.5.2 MOS場效應晶體管的工作原理 20
2.5.3 MOS場效應晶體管的伏安特性 20
思考題 24
本章參考文獻 24

3章集成電路基本工藝 26
3.1 外延生長 26
3.2 掩模版的制造 27
3.3 光刻原理與流程 29
3.3.1 光刻步驟 29
3.3.2 曝光方式 30
3.4 氧化 31
3.5 澱積與刻蝕 32
3.6 摻雜原理與工藝 33
思考題 34
本章參考文獻 35
4章集成電路器件工藝 36
4.1 雙型集成電路的基本制造工藝 37
4.1.1 雙型硅工藝 37
4.1.2 HBT工藝 38
4.2 MESFET和HEMT工藝 40
4.2.1 MESFET工藝 40
4.2.2 HEMT工藝 41
4.3 MOS和相關的VLSI工藝 43
4.3.1 PMOS工藝 44
4.3.2 NMOS工藝 45
4.3.3 CMOS工藝 48
4.4 BiCMOS工藝 50
思考題 53
本章參考文獻 53
5章 MOS場效應管的特性 54
5.1 MOS場效應管 54
5.1.1 MOS管伏安特性的推導 54
5.1.2 MOS電容的組成 55
5.1.3 MOS電容的計算 57
5.2 MOSFET的閾值電壓VT 58
5.3 體效應 60
5.4 MOSFET的溫度特性 60
5.5 MOSFET的噪聲 61
5.6 MOSFET尺寸按比例縮小 61
5.7 MOS器件的二階效應 64
5.7.1 L和W的變化 64
5.7.2 遷移率的退化 66
5.7.3 溝道長度的調制 66
5.7.4 短溝道效應引起的閾值電壓的變化 67
5.7.5 狹溝道效應引起的閾值電壓的變化 67
思考題 68
本章參考文獻 68
6章集成電路器件及SPICE模型 69
6.1 無源器件結構及模型 69
6.1.1 互連線 69
6.1.2 電阻 70
6.1.3 電容 72
6.1.4 電感 73
6.1.5 分件 75
6.2 二管電流方程及SPICE模型 78
6.2.1 二管的電路模型 78
6.2.2 二管的噪聲模型 79
6.3 雙型晶體管電流方程及SPICE模型 79
6.3.1 雙型晶體管的EM模型 80
6.3.2 雙型晶體管的GP模型 82
6.4 結型場效應JFET ( NJF/PJF ) 模型 83
6.5 MESFET（NMF/PMF）模型（SPICE3.x） 83
6.6 MOS管電流方程及SPICE模型 84
思考題 87
本章參考文獻 87
7章 SPICE數模混合仿真程序的設計流程及方法 88
7.1 采用SPICE的電路設計流程 88
7.2件的SPICE輸入語句格式 89
7.3 電路特性分析語句 94
7.4 電路特性控制語句 96
7.5 HSPICE緩衝驅動器設計實例 98
7.6 HSPICE跨導放大器設計實例 101
7.7 PSPICE電路圖編輯器簡介 113
7.8 PSPICE緩衝驅動器設計實例 115
7.9 PSPICE跨導放大器設計實例 119
思考題 124
本章參考文獻 124
8章集成電路版圖設計與工具 125
8.1 工藝流程的定義 125
8.2 版圖幾何設計規則 126
8. 129
8.3.1 MOS晶體管 129
8.3.2 集成電阻 131
8.3.3 集成電容 133
8.3.4 寄生二管與三管 134
8.4 版圖設計準則 135
8.4.1 匹配設計 136
8.4.2 抗干擾設計 140
8.4.3 寄生優化設計 141
8.4.4 可靠性設計 142
8.5 電學設計規則與布線 144
8.6 基於Cadence平臺的全定制IC設計 145
8.6.1 版圖設計的環境 145
8.6.2 原理圖編輯與仿真 146
8.6.3 版圖編輯與驗證 150
8.6.4 CMOS差動放大器版圖設計實例 152
8.7 芯片的版圖布局 154
8.8 版圖設計的注意事項 156
思考題 157
本章參考文獻 157
9章模擬集成電路 158
9.1 電流源電路 158
9.1.1 雙型鏡像電流源[1] 158
9.1.2 MOS電流鏡 160
9.2 基準電壓源設計 161
9.2.1 雙型三管能隙基準源[3] 161
9.2.2 MOS基準電壓源[2] 162
9.3 單端反相放大器 163
9.3.1 基本放大電路[2] 163
9.3.2 改進的CMOS推挽放大器[2] 167
9.4 差分放大器 168
9.4.1 BJT差分放大器 168
9.4.2 MOS差分放大器 169
9.4.3 CMOS差分放大器設計實例 170
9.5 運算放大器 172
9.5.1 性能參數 172
9.5.2 套筒式共源共柵運放[4] 173
9.5.3 折疊式共源共柵運放[4] 175
9.5.4 兩級運放[4] 177
9.5.5 CMOS運算放大器設計實例 178
9.6 振蕩器 187
9.6.1 環形振蕩器 187
9.6.2 LC振蕩器 191
思考題 193
本章參考文獻 194
10章數字集成電路與版圖 195
10.1 TTL基本電路 195
10.1.1 TTL反相器 195
10.1.2 TTL與非門 196
10.1.3 TTL或非門 197
10.2 CMOS基本門電路及版圖實現 197
10.2.1 CMOS反相器 197
10.2.2 CMOS與非門和或非門 205
10.2.3 CMOS傳輸門和開關邏輯 207
10.2.4 三態門 209
10.2.5 驅動電路 210
10.3 數字電路庫設計 211
10.3.1 基本原理 211
10.3.2設計 211
10.4 焊盤輸入/ 213
10.4.1 213
10.4.2 214
10.4.3 輸入/輸出雙向（I/O PAD） 220
10.5 了解CMOS存儲器[5] 221
10.5.1 動態隨機存儲器（DRAM） 223
10.5.2 靜態隨機存儲器（SRAM） 227
10.5.3 閃存 229
思考題 231
本章參考文獻 231
11章集成電路數字繫統設計基礎 232
11.1 數字繫統硬件描述語言 232
11.1.1 基於HDL語言的設計流程 232
11.1.2 Verilog HDL語言介紹 234
11.1.3 硬件描述語言VHDL 243
11.2 數字繫統邏輯綜合與物理實現 249
11.2.1 邏輯綜合的流程 251
11.2.2 Verilog HDL與邏輯綜合 255
11.2.3 自動布局布線 258
11.3 數字繫統的FPGA/CPLD硬件驗證 262
11.3.1 PLD概述 262
11.3.2 現場可編程門陣列FPGA 262
11.3.3 基於FPGA的數字繫統硬件驗證 265
思考題 266
本章參考文獻 266

12章集成電路的測試和封裝 267
12.1 集成電路在芯片測試技術 267
12.2 集成電路封裝形式與工藝流程 268
12.3 芯片鍵合 270
12.4 高速芯片封裝 272
12.5 混合集成與微組裝技術 273
12.6 數字集成電路測試方法 273
12.6.1 可測試性的重要性 273
12.6.2 測試基礎 274
12.6.3 可測試性設計 275
思考題 277
本章參考文獻 277

網友評論我們期待著您對此商品發表評論

相關商品

在線留言 商品價格為新臺幣

關於我們送貨時間安全付款會員登入加入會員我的帳戶網站聯盟

返回頂部

商品搜索

商品分类

【醫學】

【各大出版社】