第1章緒論

1.1數字電路簡介

1.1.1數字電路的數學基礎

1.1.2數字集成電路的發展歷史

1.1.3數字電路的優點

1.1.4數字電路的分層抽像

1.1.5集成電路產業介紹

1.2計算機組成與處理器

1.2.1計算機組成

1.2.2處理器的理論基礎

1.2.3處理器發展歷史

1.3本書關注的核心問題及核心思想

1.3.1處理核心問題的兩種解決方案

1.3.2解決方案的核心思想

1.4關於本書

1.4.1本書定位及目標

1.4.2教材結構

1.5拓展閱讀

1.6思考題

1.7參考文獻

第2章數的表示與布爾函數

2.1二進制計數繫統

2.1.1歷史中的二進制

2.1.2自然二進制

2.2信息的二進制編碼

2.2.1整數的二進制編碼

2.2.2小數的二進制編碼

2.2.3其他編碼

2.2.4二進制信息的單位

2.3布爾函數及其表示

2.3.1布爾運算與邏輯門

2.3.2布爾函數與真值表

2.3.3兩級邏輯

2.3.4卡諾圖

2.4布爾函數的化簡

2.4.1卡諾圖化簡法

2.4.2QM算法

2.5總結

2.6拓展閱讀

2.7習題

2.8參考文獻

第3章組合邏輯電路的分析與設計

3.1從布爾表達式到數字邏輯電路的構建

3.2組合邏輯的定義與表示

3.2.1組合邏輯的定義

3.2.2組合邏輯的表示

3.3組合邏輯電路的分析

3.4組合邏輯電路的設計

3.5組合邏輯電路的評價

3.5.1穩態因素

3.5.2動態因素

3.6典型組合邏輯電路的設計

3.6.1編碼器

3.6.2譯碼器

3.6.3多路選擇器

3.6.4加法器

3.7總結

3.8拓展閱讀

3.9習題

第4章時序邏輯分析與設計

4.1基本概念

4.1.1過程的離散化

4.1.2時鐘

4.1.3時序邏輯電路分類

4.1.4有限狀態機

4.2基本時序

4.2.1鎖存器

4.2.2觸發器

4.2.3時序參數與性能分析

4.3同步時序電路的分析方法

4.3.1整體分析流程

4.3.2時序約束與性能分析

4.4同步時序電路設計

4.4.1設計流程

4.4.2狀態機抽像方法

4.4.3狀態化簡方法

4.4.4狀態分配與編碼

4.4.5自啟動檢查

4.5亞穩態和同步

4.5.1亞穩態

4.5.2同步器設計

4.5.3同步復位和異步復位

4.6典型時序邏輯電路

4.6.1寄存器

4.6.2計數器

4.6.3模塊與接口

4.7拓展知識

4.7.1傳統的鎖存器/觸發器實現方法

4.7.2四種邏輯功能的觸發器

4.7.3分解有限狀態機

4.8總結

4.9拓展閱讀

4.10思考題

4.11習題

4.12參考文獻

第5章計算機指令集架構

5.1通用計算機與指令集

5.1.1通用計算機的意義

5.1.2從圖靈機到通用計算機

5.1.3指令集架構——軟硬件接口

5.2指令集架構

5.2.1狀態表示及存儲

5.2.2指令功能

5.3MIPS指令集

5.3.1寄存器

5.3.2存儲器

5.3.3指令格式

5.3.4尋址方式

5.4彙編程序設計

5.4.1語法

5.4.2變量與數組

5.4.3分支

5.4.4過程調用

5.4.5異常處理

5.4.6MARS模擬器

5.5性能評價

5.5.1性能的定義及評價指標

5.5.2影響性能的因素

5.5.3繫統性能的優化

5.6總結

5.7拓展閱讀

5.7.1符號擴展與無符號擴展

5.7.2x86指令集

5.8思考題

5.9習題

第6章單周期與多周期處理器

6.1單周期處理器基本概念

6.1.1處理器基本操作階段

6.1.2單周期處理器基本

6.2ALU

6.3內存訪問和計算指令的實現

6.3.1內存訪問指令

6.3.2基礎計算指令

6.4分支與跳轉指令的實現

6.4.1分支指令

6.4.2跳轉指令

6.4.3跳轉鏈接和跳轉到寄存器

6.5控制信號的生成

6.6性能評價

6.6.1關鍵路徑

6.6.2性能評價

6.7單周期處理器的中斷與異常處理

6.8多周期處理器

6.8.1單周期處理器面臨的挑戰

6.8.2多周期處理器概念

6.8.3多周期處理器的性能評價和問題

6.9總結

6.10拓展閱讀

6.10.1處理器模塊的時序和Verilog HDL實現

6.10.2協處理器簡介

6.10.3RISCV處理器

6.11習題

第7章流水線處理器設計

7.1流水線的基本概念

7.2MIPS處理器的五級流水線設計

7.3流水線處理器中的冒險

7.4MIPS五級流水線處理器的數據冒險

7.4.1數據冒險導致的擁塞

7.4.2MIPS五級流水線的數據轉發

7.5MIPS五級流水線處理器的控制冒險

7.5.1J指令的控制冒險及其硬件解決方法

7.5.2BEQ指令的控制冒險及其硬件處理方法

7.5.3分支預測

7.5.4延時槽技術

7.5.5中斷和異常

7.6總結

7.7拓展閱讀

7.7.1寄存器堆“先寫後讀”實現方式

7.7.2進一步提升流水線的性能

7.7.3其他的指令級並行技術

7.8習題

第8章存儲繫統設計

8.1存儲器繫統基礎

8.1.1存儲器的發展現狀與理想需求

8.1.2存儲器簡介

8.2層次結構存儲繫統

8.2.1單一存儲介質的困境

8.2.2存儲繫統設計基礎： 局部性原理

8.2.3存儲繫統的層次結構

8.2.4層次結構存儲繫統的性能度量

8.3高速緩存技術

8.3.1高速緩存的基本概念簡介

8.3.2高速緩存的基礎結構

8.3.3高速緩存的地址映像方式

8.3.4高速緩存中數據的替換與更新

8.4高速緩存的性能分析

8.4.1高速緩存的性能損失分析

8.4.2高速緩存的性能評估

8.4.3高速緩存性能的改進方向： 多級高速緩存

8.5虛擬內存

8.5.1虛擬內存簡介

8.5.2物理尋址與虛擬尋址

8.5.3虛擬內存的組織方式

8.5.4內存的缺失處理

8.6拓展閱讀

8.7習題

第9章計算機繫統簡介

9.1總線的定義及分類

9.1.1總線的定義及性能指標

9.1.2總線的結構及分類

9.2總線是如何工作的

9.2.1總線傳輸過程

9.2.2總線判優控制

9.2.3總線通信控制

9.3外設的定義及分類

9.3.1典型案例1： I/O設備

9.3.2典型案例2： 磁盤

9.4外設是如何工作的

9.4.1I/O設備及其繫統的設計目標

9.4.2I/O繫統和計算機繫統之間的尋址方式

9.4.3I/O繫統和計算機繫統之間的數據交互方式

9.5常用總線標準及接口

9.5.1I2C總線

9.5.2PCI與PCIe總線

9.5.3USB

9.6拓展閱讀

9.7習題

9.8參考文獻 

幾十年來，集成電路為各類信息處理提供了硬件支撐，推動了信息產業的蓬勃發展。其中，數字電路與處理器作為一個核心分支，向上承接數據與算法和操作繫統，向下對接基礎電子器件與電路，在信息技術產業發展和電子信息知識體繫中起著承上啟下的重要作用，是產業界和學術界積極投入的重要領域。近年來，隨著人工智能、物聯網等領域的快速發展，數字電路和處理器面臨新的機遇和挑戰。可以預見，在推動信息產業邁向新階段的過程中，培養一大批掌握數字電路與處理器基礎知識、技能和核心理念的人纔，具備重要的意義。

在此背景之下，本書面向“如何使用數字電路與處理器完成計算任務”這一核心問題，歸納總結了兩套解決方案： 為特定應用算法定制的專用硬件思路和各類應用算法通用硬件平臺的軟件思路。硬件思路與軟件思路分別對應數字電路與處理器基礎的核心內容。基於此，圍繞“數字電路”“處理器”兩個關鍵詞，清華大學電子工程繫構建起新的課程體繫，建立高效、深入、統一的學習框架，幫助讀者掌握統一的數字電路和處理器分析與設計技能，理解、領悟其中的核心思想與理念。

從內容結構來看，本書包括數字電路與處理器基礎兩部分內容。前者主要關注布爾代數、組合邏輯、時序邏輯等數字電路的基本原理和分析設計，後者側重於指令集架構、彙編語言、處理器、存儲器和外設等計算機基本原理和分析設計的相關內容。在傳統的電子信息相關專業中，這兩部分內容往往對應“數字電路”“微機原理”兩門課程，並分別配備對應的教學參考資料。本書通過融合這兩部分的內容，從一個更宏觀的整體的角度將兩門課程進行統籌教學，並在清華大學電子工程繫成功完成了一個學期學習這兩部分內容的教學實踐。

從章節編排來看，第1章緒論部分總體介紹數字電路與處理器的背景知識，並初探本書的核心思想。在理論知識部分中，第2章討論數字電路的數學基礎，第3、4章分別介紹組合邏輯電路以及時序邏輯電路的相關內容。第2～4章構成本書的前半部分： 關注“硬件思路”的“數字邏輯”。從第5章開始，本書逐步把視角聚焦到“軟件思路”，帶領讀者走進本書的後半部分： 
處理器基礎。第5章以MIPS指令集為典型案例，介紹計算機指令集繫統，第6、7章介紹面向MIPS指令集的處理器設計方法，主要考察三類處理器： 單周期處理器、多周期處理器和流水線處理器。特別地，結合數字電路部分內容，探討如何利用數字電路的設計方法完成基礎處理器的設計與優化。第8、9章分別介紹存儲器與總線外設等相關內容。

我們希望通過撰寫本書，並逐步提供講義幻燈片、課堂教授視頻、作業解析、基礎概念小視頻等配套資料，幫助讀者在現代信息科學與技術的學科體繫中，理解並融會貫通數字電路與處理器、硬件思路與軟件思路的相互關繫，掌握數字電路與處理器的基本原理、分析設計方法和利用電路解決實際問題的能力，領悟數字繫統的設計思想與理念，為在信息技術產業的產業實踐或科學研究打下堅實的基礎。對於本課程後續更深入的知識，可以參考大規模數字集成電路設計和高等體繫架構、數字片上繫統等相關資料。

本書面向數字電路與處理器的學習和授課需求，可供電子信息類、計算機類、自動化類、生物醫學工程等相關專業的本科生以及其他專業感興趣的讀者使用。一方面，本書作為清華大學電子信息科學與技術大類的本科專業基礎核心課程配套教材，與其他多部教材一起組成電子信息科學與技術大類的完整教材體繫； 另一方面，本書也適合希望了解電路和處理器基礎知識的讀者使用，或者在相關專業的培養方案中作為教材與參考書。在清華大學電子工程繫的教學實踐中，共為本課程分配48學時。為了在48學時內完成課程講授，我們在本書的前4章（數字邏輯部分）壓縮和略去了部分內容，共需要約16學時進行講授； 而後5章（處理器基礎部分）則需要約32學時。使用本書時可以根據實際需求適當擴充學時，也可以隻使用本書的前4章作為數字邏輯課程的教材，或隻使用本書的後5章作為處理器基礎課程的教材，各分配32學時進行講授。歡迎廣大讀者和任課教師與編者交流並提出寶貴意見建議。

衷心感謝周潤德老師、葛寧老師對本書提出的寶貴意見和提供的諸多支持。在本書的編寫過程中，朱振華、蔡熠、曾書霖、鐘凱、邱劍濤、陳佳煜、餘金城、吳玨鍵、孫寒泊、李師堯、張智帥、朱昱、張浩瑜等研究生參與了文稿撰寫和整理工作，寧昱誠、程子軒等本科生參與了封面設計和美化工作。

由於編者水平有限，書中難免存在不足之處，敬請讀者批評指正。

編者
2023年11月