了得網工業技術_新型阻變存儲技術

編輯推薦

《新型阻變存儲技術》適合微電子、材料、物理、化學等領域從事半導體存儲技術研究和教學的科研人員、工程技術人員、大學教師、研究生、本科生閱讀和參考。

內容簡介

《新型阻變存儲技術》針對阻變存儲器的潛在應用，重點闡述其基本科學問題和關鍵技術，繫統地介紹了阻變存儲器的背景、研發歷程與現狀、發展趨勢、阻變材料、器件結構、電阻轉變的機理、載流子輸運模型與*模型、電阻轉變統計與模型、器件性能改善方法、集成技術、電路應用等。

作者簡介

《納米科學與技術》叢書序
前言
第1章緒論
1. 1非易失性存儲器發展歷程
1.2存儲器發展趨勢
1.2.1分立電荷存儲器
1-2.2鐵電存儲器
1.2.3磁性存儲器
1.2.4相變存儲器
1 .2.5 阻變存儲器
1 .3阻變存儲器發展歷程
參考文獻
第2章阻變材料
2. 1無機阻變材料《納米科學與技術》叢書序
前言
第1章緒論
1. 1非易失性存儲器發展歷程
1.2存儲器發展趨勢
1.2.1分立電荷存儲器
1-2.2鐵電存儲器
1.2.3磁性存儲器
1.2.4相變存儲器
1 .2.5 阻變存儲器
1 .3阻變存儲器發展歷程
參考文獻
第2章阻變材料
2. 1無機阻變材料
2. 1 . 氧化物阻變材料
2. 1 .2復雜氧化物阻變材料
2. 1 .3固態電解質材料
2.2有機阻變材料
2.2. 1小分子功能層材料
2.2.2聚合物功能層材料
2.2.3施主受主復合型功能層材料
2.2.4納米顆粒混合體功能層材料
2.3 納米阻變材料
2. 3. 1 阻變納米線
2.3.2 其他納米阻變材料
參考文獻
第3章阻變存儲器器件結構
3. 1 兩端 RRAM
3.1.1 "三明治"結構
3.1.2 crossbar 結構
3.1.3 via-hole 結構
3.1. 4原子開關結構
3.1. 5平面兩端結構
3. 1. 6側邊接觸結構
3.2 三端 RRAM
3.3 四端 RRAM
參考文獻
第4章電阻轉變機制
4.1電化學金屬化機制
4.1.1電化學金屬化理論
4.1.2導電細絲生長和破滅的動態過程
4.2化學價變化機制
4.2.1化學價變化機制引起的界面勢全調制
4.2.2化學價變化機制引起的導電細絲生長和破滅
4.2.3導電細絲生長和破滅的動態過程
4.3熱化學機制
4.3.1熔絲與反熔絲模型
4.3.2焦耳熱RESET模型
4.3.3焦耳熱引起的閾值轉變現像
4.4 靜電/電子機制
4.4.1空間電荷限制模型
4.4.2 Frenkel-Poole 發射模型
4.4.3 SV 模型
參考文獻
第5章阻變存儲器物理模型
5. 1阻變存儲器阻變模型
5. 1. 1模型的發展狀況與分類
5.1.2連續介質模型
5.1.3隨機模型
5.2性原理計算
5.2.1單個氧空位的計算
5.2.2氧空位的形成能
5 .2.3 摻雜效應
5 .2.4 導電細絲的結構預測
參考文獻
第6章電阻轉變統計研究
6.1電阻轉變統計的滲流解析模型
6.1.1 導電細絲形成和斷裂的本質
6.1.2 SET/RESET 轉變的 cell 幾何模型
6.1.3 SET/RESET轉變動力學模型
6.1.4 SET/RESET電壓和電流統計實驗
6. 2轉變速度統計解析模型及轉變速度-干擾困境的快速預測
6.2.1 RRAM中的轉變速度-干擾困境問題
6.2.2 SET速度的統計與模型
6 .2.3恆壓模式預測速度-干擾困境的方法
6 .2.4電壓掃描模式快速預測速度-干擾困境的方法
6 .2.5電壓掃描模式下的速度-干擾問題設計空間
6 .3電阻轉變過程中導電細絲演化的統計分析
6 .3.1單極性VCM器件的RESET轉變的類型與細絲演化過程
6 .3.2 RESET過程中細絲電導演化的統計分析
6 .3.3連續電壓掃描RESET轉變中的電導演化的統計分析
6 .3.4 RESET轉變參數的分布規律
6 .3.5 RESET統計的蒙特卡羅模擬
6 . 4 電阻轉變中的量子化效應
6 .4.1 VCM器件電阻轉變中的量子化效應
6 .4.2 ECM器件電阻轉變中的量子化效應
參考文獻
第.章阻變存儲器性能改善
7. 1材料優化
7.1.1 電極材料優化
7.1.2阻變功能層材料優化
7.2 RRAM器件的結構優化
7.2.1插層結構
7.2.2 增強電極的局部電場
7.2.3器件尺寸微縮
7.3 RRAM器件操作方法優化
7.3.1直流電流掃描的優化方式
7.3.2恆定應力預處理的優化方式
7.3.3柵端電壓掃描的優化方式
7.3.4 脈衝測試的優化
參考文獻
第8章阻變存儲器集成
8. 1有源陣列結構
8.2無源陣列結構
8.2.1無源交叉陣列中的串擾現像
8.2.2 1D1R 結構
8.2.3 1S1R 結構
8.2.4 自整流RRAM結構
8.3無源交叉陣列的讀寫操作
8.3.1 "寫，，操作
8.3.2 "讀，，操作
8.4三維集成結構
8.4.1堆疊交叉陣列結構
8.4.2垂直交叉陣列結構
參考文獻
第9章阻變存儲器的電路應用
9. 1緊湊模型
9.1.1基於金屬離子遷移動態機制的緊湊模型
9.1.2基於憶阻器理論的緊湊模型
9.1.3考慮正態分布偏差的RRAM緊湊模型
9.2 RRAM在FPGA領域中的應用
9.2.1 FPGA 技術簡介
9.2.2傳統FPGA器件的結構
9. 2. 3 基於 RRAM 的 FPGA 技術
9. 3 CMOL電路技術
9 .3.1 CMOL 電路介紹
9 .3.2 CMOL 電路結構
9 .3.3 CMOLFPGA 結構
9 . 3. 4 CMOL電路的邏輯功能
9 . 4憶阻器網絡中的應用
9 .4.1憶阻器介紹
9 .4.2憶阻器的模型與機理
9 .4.3憶阻器網絡中的應用
參考文獻
索引

前言

媒體評論

在線試讀

第1章緒論
半導體存儲器是電子設備器件之一！是現代信息技術的重要組成部分。隨著現代信息技術的快速發展，數據的處理能力不斷增強，數據量急劇增長，同時，人們希望可以獲得性能優良、價格低廉的存儲芯片來存儲海量數據。經過三十多年的快速發展，基於浮柵結構的閃存器件取得了巨大的成功。但隨著技術節點的不斷推進，閃存器件面臨的挑戰更加嚴峻。閃存器件到達物理極限之後半導體存儲器的發展方向是目前存儲領域的熱點問題。
1.1非易失性存儲器發展歷程
半導體的分類如圖"1所示。根據數據的保存條件，半導體存儲器可分為易失性(volatile)和非易失性（nonvolatile)兩類。易失性存儲器需要有電源供應來維持存儲的數據，電源關閉後數據就會丟失。主要的易失性存儲器包括動態隨機存儲器（dynamic random access memory， DRAM)和靜態隨機存儲器（static random access memory，SRAM)。非易失性存儲器中的數據在掉電狀態下也可以保持。主要的非易失性存儲器包括隻讀存儲器（read only memory，ROM)、可編程隻讀存儲器(programmable read only memory，PROM)以及基於浮柵結構的可編
圖1-1半導體存儲器的分類
程擦除隻讀存儲器(erasablepragrammableROM，EPROM)、電編程擦除隻讀存儲器（electrically erasable programmable read only memory， EEPROM，也寫為 E2PROM)和閃存(flash)。
隻讀存儲器(ROM)中的為二極管、雙極型晶體管或金屬-氧化物-半導體(metal-oxide-semiconductor，MOS)型晶體管等半導體器件。它位於字線和位線交叉處，以字線和位線交叉點是否連有器件來決存儲的數據是 “0”還是“1”。其中的信息由芯片制造過程中所用掩模決定，用戶無法修改，因而 ROM —般用來存儲固定程序。由於掩模模具價格昂貴，成本較高，所以適用於批量生產的產品。
可編程隻讀存儲器(PROM)的存儲方式與ROM類似。芯片出廠時，半導體器件與數據線之間以熔絲相連。用戶可根據自己的需要，用電或光照的方法寫入所需要的信息。以熔斷或保留熔絲區分“0”和“”。但熔絲熔斷後不能再連通，所以一經寫入就隻能讀出，無法更改。因而PROM隻能進行一次編程寫入，這類器件又稱為 OTP(one(ime programmable)器件。第1章緒論
半導體存儲器是電子設備器件之一！是現代信息技術的重要組成部分。隨著現代信息技術的快速發展，數據的處理能力不斷增強，數據量急劇增長，同時，人們希望可以獲得性能優良、價格低廉的存儲芯片來存儲海量數據。經過三十多年的快速發展，基於浮柵結構的閃存器件取得了巨大的成功。但隨著技術節點的不斷推進，閃存器件面臨的挑戰更加嚴峻。閃存器件到達物理極限之後半導體存儲器的發展方向是目前存儲領域的熱點問題。
1.1非易失性存儲器發展歷程
半導體的分類如圖"1所示。根據數據的保存條件，半導體存儲器可分為易失性(volatile)和非易失性（nonvolatile)兩類。易失性存儲器需要有電源供應來維持存儲的數據，電源關閉後數據就會丟失。主要的易失性存儲器包括動態隨機存儲器（dynamic random access memory， DRAM)和靜態隨機存儲器（static random access memory，SRAM)。非易失性存儲器中的數據在掉電狀態下也可以保持。主要的非易失性存儲器包括隻讀存儲器（read only memory，ROM)、可編程隻讀存儲器(programmable read only memory，PROM)以及基於浮柵結構的可編
圖1-1半導體存儲器的分類
程擦除隻讀存儲器(erasablepragrammableROM，EPROM)、電編程擦除隻讀存儲器（electrically erasable programmable read only memory， EEPROM，也寫為 E2PROM)和閃存(flash)。
隻讀存儲器(ROM)中的為二極管、雙極型晶體管或金屬-氧化物-半導體(metal-oxide-semiconductor，MOS)型晶體管等半導體器件。它位於字線和位線交叉處，以字線和位線交叉點是否連有器件來決存儲的數據是 “0”還是“1”。其中的信息由芯片制造過程中所用掩模決定，用戶無法修改，因而 ROM —般用來存儲固定程序。由於掩模模具價格昂貴，成本較高，所以適用於批量生產的產品。
可編程隻讀存儲器(PROM)的存儲方式與ROM類似。芯片出廠時，半導體器件與數據線之間以熔絲相連。用戶可根據自己的需要，用電或光照的方法寫入所需要的信息。以熔斷或保留熔絲區分“0”和“”。但熔絲熔斷後不能再連通，所以一經寫入就隻能讀出，無法更改。因而PROM隻能進行一次編程寫入，這類器件又稱為 OTP(one(ime programmable)器件。
1967年貝爾實驗室的Kahng）和Se(施敏)[1’2]提出了具有浮柵 (floating gate)結構的非易失性半導體存儲器的構想。浮柵型存儲器基於MOS 結構，由硅襯底、源端、漏端、隧穿氧化層、浮柵、阻擋氧化層、控制柵構成。如圖1-2所示。浮柵位於隧穿氧化層和阻擋氧化層之間，不外接電源，電位是浮動的，因而稱之為“浮柵”。器件操作包括寫入、存儲和擦除三部分。圖1-3為三種操作狀態時浮柵結構的能帶圖（)。寫入時控制柵上加正電壓，襯底中的電子通過Fowler-Nordheim隧穿進入浮柵，如圖1_3(a)所示。由於浮柵包圍在絕緣層中，電子可被存儲在浮柵中，如圖1-3(b)所示。當控制柵上加負電壓時，電子會穿過隧穿氧化層回到襯底，完成擦除，如圖1-3(c)所示。浮柵中存儲的電子會改變器件的閾值電壓，通過閾值電壓的差別來識別所存儲的信息，如圖1 -4所示。
1 971年，英特爾的Frohman-Bentchkowsky[3]發明了浮柵雪崩注入MOS (floating gate avalanche-injection MOS， FAMOS)，結構如圖 1 -5(a)所示。FA-
圖1 -2浮柵結構剖面圖
圖1-3浮柵結構的能帶圖[2]
(a)寫人模式；（b)存儲模式；（c)擦除模式
MOS有浮柵但沒有控制柵，編程時通過電壓偏置使漏極附近的熱電子穿過氧化層注入到浮柵。器件上方有石英窗口，擦除時使用紫外線透過窗口照射器件，浮柵中的電子獲得足夠能量穿過氧化層回到襯底完成擦除。FAMOS是一種可編程擦除隻讀存儲器（EPROM)。EPROM 比 PROM 在重復使用性上有了很大的進步，但當數據需要改動時，EPROM仍需使用專用設備，
還要經過繁瑣的操作程序纔能移除原有數
據並寫入新數據。並且EPROM不能局部地修改數據，必須擦除芯片保存的全部數據。
1976年，東芝的Iizuka等（]推出了堆疊柵雪崩注入型MOS(stacked gate
圖1-4浮柵型存儲器工作原理示意圖
avalanche-injection MOS， SAMOS)，如圖 1-5(b)所示。此結構屬於電編程擦除隻讀存儲器（EEPROM)，結構與圖1 -2相同，但是注入機制是雪崩擊穿而非Fowler-Nor-dheim隧穿。由於采用了較厚的隧穿層，存儲時間得到很大提高。每個包含一個EEPROM和一個選擇晶體管，器件尺寸較大。
1 984年東芝公司的Masuoka等[5]提出了閃存(flash)的概念。在存儲機理上它仍然是基於EEPROM使用電學方法來存儲電荷的器件，但在操作方法上使用了逐位編程、按塊擦除的操作模式。圖1 -6所示為flash結構圖（]。沿著A-A,的剖面為基本的浮柵結構，沿著B-B,剖面則有一擦除柵，此柵串聯多個存儲器件，當施加擦除電壓時，整個區域的存儲器件將同時被擦除。由於每個隻有一個器件，所以相對於EEPROM，flash具備密度高、成本低、可縮小性好的優點。
圖1 -5兩種早期的浮柵存儲器 (a)FAM〇S[3]; (b)SAM〇S[4]
圖1-6 flash結構示意圖
1985?1987 年，Masuoka 及同事分別提出 NOR-flash(]與 NAND-flash(]的結構，如圖"7所示。在NOR-flash結構中，每一個存儲器件直接與存儲陣列的字線和位線相連接。而在NAND-flash存儲陣列中，存儲器件串聯排列（圖1-7 (b)中為16個）。NOR-flash中隨機存儲速度較快，而NAND-flash件密度較高。
圖 1-7 NOR-flash 結構(a)[6]和 NANIHlash 結構(b)[7]
現在主要的浮柵存儲器產品為EEPROM、NOR-flash和NAND-flash。EE-PROM可用於需要每位靈活存儲的情況，NOR-flash主要用於存儲程序和代碼， NAND-flash用於存儲大量資料。圖1-8所示為三種浮柵器件產品2000?2010年間以及預測到2020年的市場占有率(]。近年來，隨著個人便攜式電子產品對高容量存儲的需求，NAND>lash的市場占有率大幅攀升。
圖1-8三種浮柵器件產品從2000年到2010年間以及預測到2020年的市場占有率[8]
1.2存儲器發展趨勢
在過去的三十年間，flash取得了巨大的成功，但是隨著互補金屬氧化物半導體(CMOS)技術進入納米量級，半導體工藝面臨著前所未有的嚴峻挑戰。隨著尺寸的不斷縮小，浮柵器件在操作電壓、功耗、集成工藝、可靠性、電路設計等方面面臨著物理和技術上的瓶頸。這些問題不僅減慢了技術節點的縮小速度，而且引入了很重要的可靠性問題。嚴重的問題是器件尺寸的縮小所引起的器件性能的退化。小尺寸下，過薄的隧穿氧化層不能對浮柵中的電子起到足夠的保護，在反復擦寫後極易引起漏電。此外，電容之間的耦合干擾現像也越來越嚴重。而 flash自身的一些缺點如較慢的寫入速度、較高的操作電壓等都限制了 flash的進一步發展。為了應對進一步小型化後flash可能出現的問題，非易失性存儲器的發展出現了改進型和革命型兩種技術趨勢。前者以目前的flash技術為基礎，針對出現的問題進行技術上的改進，以期望能將現有的技術向著更高技術代繼續推進。分離電荷存儲器是改進型技術的代表。另一種技術趨勢主張在flash走向物理極限之後，提出革命型的、全新的非易失性存儲技術。目前，主要的革命型的非易失性存儲技術有鐵電存儲器(ferroelectric random access memory，FeRAM)、磁性存儲器 (magnetic random access memory， MRAM)、相變存儲器（phase random access memory， PRAM)和阻變存儲器（resistive random access memory，RRAM)。
1.2.1分立電荷存儲器
分立電荷存儲器包括納米晶浮柵存儲器和電荷俘獲存儲器（charge trapping memory，CTM)。使用納米晶來提高flash的性能這一想法早是由IBM的 Tiwari等在1996年提出的，器件的基本結構如圖1-9(a)所示。納米晶存儲器的核心部分由控制柵、阻擋絕緣層、隧穿絕緣層以及它們之間的納米晶所構成。在傳統的浮柵型存儲器中，電子都存儲在浮柵中。一旦隧穿氧化層中出現一個洩漏通道，所有的電荷都會順著這個洩漏通道流走，導致存儲信息的改變。但是在納米晶存儲器中，由於在浮柵中加入了互相分立的納米晶顆粒，電荷被存儲在納米晶上。即使在隧穿絕緣層中出現了漏電通道，也隻有漏電通道附近的電荷會流走，大部分的電荷仍然可以得到保存，數據的保持性能得到了提高。隧穿絕緣層的厚度可以不再受到漏電的影響，進行一定程度的減薄。而更薄的隧穿絕緣層可以進一步提高擦寫速度，降低操作電壓[1M3]。但是納米晶浮柵存儲器也有無法回避的缺陷。由於納米晶的顆粒是有一定尺寸的，因此在小型化方面仍然會面臨到達物理極限後無法繼續前進的問題。
CTM利用化合物材料自身的深能級缺陷作為存儲電荷的介質，一般采用氧

商品搜索

商品分类

【醫學】

【各大出版社】