第1章  緒論
  1.1  EDA概述
    1.1.1  EDA技術的發展歷程
    1.1.2  EDA技術的基本特征
    1.1.3  EDA技術實現目標
    1.1.4  硬件描述語言(HDL)
    1.1.5  EDA技術的基本工具
    1.1.6  EDA技術的基本設計思路
    1.1.7  EDA繫統級設計開發流程
    1.1.8  EDA技術的發展趨勢
  1.2  數字繫統硬件設計概述
    1.2.1  自底向上的設計
    1.2.2  自頂向下的設計
    1.2.3  自頂向下技術的設計流程及關鍵技術
    1.2.4  設計描述風格
  習題
第2章  VHDL語言程序的基本要素及基本結構
  2.1  VHDL語言的命名規則
    2.1.1  數字型文字
    2.1.2  字符串型文字
    2.1.3  標識符
    2.1.4  下標名
    2.1.5  段名
    2.1.6  注釋
  2.2  VHDL語言的數據類型及運算操作符
    2.2.1  VHDL語言的客體及其分類
    2.2.2  VHDL語言的數據類型
    2.2.3  VHDL語言的運算操作符
  2.3  VHDL語言設計的及其構成
    2.3.1  實體說明
    2.3.2  構造體
  2.4  VHDL構造體描述的幾種方法
    2.4.1  行為描述
    2.4.2  數據流描述
    2.4.3  結構描述
  2.5  包集合、  庫及配置
    2.5.1  庫
    2.5.2  包集合
    2.5.3  配置(CONFIGURATION)
  2.6  VHDL子程序（SUBPROGRAM）
  習題
第3章  VHDL語言的主要描述語句
  3.1  順序處理語句
    3.1.1  WAIT語句
    3.1.2  斷言（ASSERT）語句
    3.1.3  信號賦值語句
    3.1.4  變量賦值語句
    3.1.5  IF語句
    3.1.6  CASE語句
    3.1.7  LOOP語句
    3.1.8  NEXT語句
    3.1.9  EXIT語句
    3.1.10  過程調用語句
  3.2  並發處理語句
    3.2.1  進程（PROCESS）語句
    3.2.2  並發信號賦值（Concurrent SignalAssignment）語句
    3.2.3  條件信號賦值（Conditional SignalAssignment）語句
    3.2.4  選擇信號賦值（Selective SignalAssignment）語句
    3.2.5  並發過程調用（Concurrent ProcedureCall）語句
    3.2.6  塊（BLOCK）語句
    3.2.7&nbs件例化語句
    3.2.8  生成語句
  3.3  其他語句和說明
    3.3.1  屬性（ATTRIBUTE）描述與定義語句
    3.3.2  文本文件操作
  習題
第4章  VHDL語言描述的典型電路設計
  4.1  組合邏輯電路設計
    4.1.1  編碼器、譯碼器與選擇器
    4.1.2  加法器、求補器
    4.1.3  三態門及總線緩衝器
  4.2  時序電路設計
    4.2.1  時鐘信號和復位信號
    4.2.2  觸發器
    4.2.3  寄存器
    4.2.4  計數器
  4.3  存儲器
    4.3.1  存儲器描述中的一些共性問題
    4.3.2  ROM（隻讀存儲器）
    4.3.3  RAM（隨機存儲器）
    4.3.4  FIFO（先進先出堆棧）
  4.4  有限狀態機（FSM）設計
    4.4.1  一般狀態機的設計
    4.4.2  狀態值編碼方式
    4.4.3  剩餘狀態與容錯技術
  4.5  常用接口電路設計
    4.5.1  常用顯示接口電路設計
    4.5.2  常用鍵盤接口電路設計
    4.5.3  常用AD轉換接口電路設計
    4.5.4  MCS-51單片機與FPGA/CPLD總線接口邏輯設計
  習題
第5章  繫統設計
  5.1  繫統層次化設計
    5.1.1  繫統層次化設計思路簡介
    5.1.2  利用VHDL語言實現繫統層次化設計
    5.1.3  利用圖形輸入法和VHDL語言混合輸入實現繫統層次化設計
    5.1.4  繫統層次化設計應用舉例
  5.2  應用繫統設計舉例
    5.2.1  多功能數字鐘設計
    5.2.2  數據采集繫統設計
  5.3  SOPC技術簡介
    5.3.1  SOPC簡介
    5.3.2  IP模塊
  習題
第6章  仿真與實現
  6.1  仿  真
    6.1.1  仿真方法
    6.1.2  測試（平臺）程序的設計方法
    6.1.3  仿真輸入信息的產生
    6.1.4  仿真結果的處理
  6.2  邏輯綜合
    6.2.1  約束條件
    6.2.2  工藝庫
    6.2.3  邏輯綜合的基本步驟
  6.3  設計實現
    6.3.1  設計實現載體
    6.3.2  設計實現過程
    6.3.3  設計實現與邏輯綜合的關繫
  6.4  優化設計
    6.4.1  算法優化
    6.4.2  代碼優化
    6.4.3  綜合過程中的優化
    6.4.4  其他設計技巧
  習題
第二篇  實踐篇
第7章  Xilinx軟件基本操作
  7.1  Xilinx軟件流程
    7.1.1  Xilinx軟件介紹
    7.1.2  軟件流程
    7.1.3  原理圖輸入方式
  7.2  IP核的應用
  7.3  時序約束與時序分析初步
    7.3.1  時序分析
    7.3.2  時序約束
    7.3.3  時序約束的實施
    7.3.4  時序分析報告
第8章  VHDL設計實驗
  8.1  Xilinx ISE14.1軟件的基本應用實驗
    8.1.1  ISE軟件的基本應用
    8.1.2  實驗要求
  8.2  基礎實驗
    8.2.1  編碼器
    8.2.2  七段數碼管顯示譯碼
    8.2.3  移位寄存器
    8.2.4  計數器
    8.2.5  售貨機
    8.2.6  交通燈控制器
  8.3  綜合實驗
    8.3.1  多功能數字鐘實驗
    8.3.2  乘法器實驗
  8.4  設計型實驗
    8.4.1  智力競賽搶答器設計
    8.4.2  電子琴設計
    8.4.3  電子乒乓球遊戲繫統
    8.4.4  數字密碼鎖設計
    8.4.5  數據采集與檢測繫統
    8.4.6  任意波形發生器設計
    8.4.7  量程自動轉換的數字式頻率計
    8.4.8  電梯自動控制器
    8.4.9  8×8點陣漢字顯示綜合實驗
    8.4.10  FIR濾波器的設計
第9章  FPGA硬件電路設計
  9.1  FPGA硬件繫統組成
    9.1.1  FPGA硬件繫統
    9.1.2  FPGA引腳
  9.2  電源電路
    9.2.1  FPGA電源指標要求
    9.2.2  電源解決方案 
    9.2.3  FPGA繫統板電源設計實例 
  9.3  FPGA  配置電路
    9.3.1  Xilinx  FPGA配置概述 
    9.3.2  FPGA的常用配置電路
  9.4  存儲器接口電路設計
    9.4.1  高速SDRAM存儲器
    9.4.2  異步SRAM（ASRAM）存儲器
    9.4.3  Flash存儲器
    9.4.4  DDR2存儲器
  9.5  人機界面電路設計
    9.5.1  PS2鍵盤/鼠標接口
    9.5.2  按鍵與開關
    9.5.3  顯示接口
  9.6  處理器的接口設計
    9.6.1  串行接口
    9.6.2  並行接口
  9.7  時鐘和復位電路
    9.7.1  時鐘電路
    9.7.2  復位電路
附錄A  Quartus Ⅱ 9.0簡明教程
附錄B  基礎實驗程序
參考文獻