第1章  概述
  1.1  EDA技術及其重要性
    1.1.1  EDA技術的實例引入
    1.1.2  EDA技術的概念
    1.1.3  EDA技術的重要性
  1.2  EDA技術的知識體繫
    1.2.1  可編程邏輯器件
    1.2.2  硬件描述語言
    1.2.3  EDA丁具軟件
  1.3  EDA技術的特點和發展趨勢
    1.3.1  EDA技術的主要特點
    1.3.2  EDA技術的發展趨勢
  1.4  專用集成電路
    1.4.1  ASIC的概念和分類
    1.4.2  可編程ASIC技術展望
  本章小結
  思考題與習題
第2章  可編程邏輯器件
  2.1  概述
    2.1.1  可編程邏輯器件的發展歷程
    2.1.2  可編程邏輯器件的分類
    2.1.3  PLD的基本結構
    2.1.4  PLD邏輯符號的畫法和約定
  2.2  簡單PLD
    2.2.1  PAL
    2.2.2  GAL
  2.3  CPLD和FPGA
    2.3.1  CPLD的基本結構
    2.3.2  FPGA的基本結構
    2.3.3  Altera公司器件介紹
  2.4  在繫統可編程邏輯器件
    2.4.1  在繫統可編程技術的特點
    2.4.2  ispLSl的結構及繫列器件介紹
    2.4.3  ispGDS介紹
  2.5  FPGA和CPLD的應用選擇
    2.5.1  FPGA和CPLD的性能比較
    2.5.2  FPGA和CPLD的選用依據
  本章小結
  思考題與習題
第3章  EDA工具軟件與設計入門
  3.1  EDA設計流程
    3.1.1  設計輸入
    3.1.2  設計實現
    3.1.3  設計仿真
    3.1.4  編程或配置
  3.2  CPLD和FPGA的編程與配置方法
    3.2.1  CPLD的ISP方式編程
    3.2.2  使用PC並行口配置FPGA
    3.2.3  用專用配置器件配置FPGA
    3.2.4  使用單片機配置FPGA
  3.3  常用EDA工具軟件
    3.3.1  MAX+plusⅡ概述
    3.3.2  Lattice公司設計軟件概述
  3.4  MAX+plusⅡ的原理圖輸入設計示例
    3.4.1  一位全加器的設計
    3.4.2  2位十進制計數譯碼電路的設計
    3.4.3  總結與補充說明
  本章小結
  思考題與習題
第4章  VHDL硬件描述語言
  4.1  VHDL概述
    4.1.1  VHDL的優點
    4.1.2  VHDL與Verilog、ABEL語言的比較
    4.1.3  學習VHDL的注意事項
  4.2  VHDL程序結構
    4.2.1  簡單VHDL程序舉例
    4.2.2  實體
    4.2.3  結構體
    4.2.4  庫
    4.2.5  程序包
    4.2.6  配置
  4.3  VHDL語言要素
    4.3.1  文字規則
    4.3.2  數據對像
    4.3.3  數據類型
    4.3.4  類型轉換
    4.3.5  操作符
  4.4  VHDL順序語句
    4.4.1  IF語句
    4.4.2  CASE語句
    4.4.3  LOOP語句
    4.4.4  NEXT語句
    4.4.5  EXIT語句
    4.4.6  wAIT語句
    4.4.7  RETURN語句
    4.4.8  NULL語句
  4.5  VHDL並行語句
    4.5.1  進程語句
    4.5.2  並行信號賦值語句
    4.5.3  塊語句
    4.5.件例化語句
    4.5.5  生成語句
 *4.6  子程序及子程序調用語句
    4.6.1  子程序的定義
    4.6.2  子程序的調用
    4.6.3  子程序的重載
 *4.7  其他語句
    4.7.1  斷言語句
    4.7.2  報告語句
    4.7.3  屬性語句
    本章小結
    思考題與習題
第5章  常用VHDL設計實例
  5.1  組合邏輯電路設計
    5.1.1  門電路的設計
    5.1.2  常用組合電路的設計
  5.2  時序邏輯電路設計
    5.2.1  觸發器設計
    5.2.2  移位寄存器設計
    5.2.3  計數器設計
  5.3  狀態機設計
    5.3.1  摩爾型狀態機的設計
    5.3.2  米裡型狀態機的設計
  5.4  存儲器設計
    5.4.1  隻讀存儲器
    5.4.2  靜態隨機存儲器
    5.4.3  先人後出堆棧
  5.5  特色實用電路設計
    5.5.1  計數器型防抖動電路設計
    5.5.2  積分分頻器電路設計
  本章小結
  思考題與習題
第6章  MAX+plusⅡ使用進階
  6.1  MAX+plusⅡ的VHDL設計向導
    6.1.1  創建源程序cnt4.vhd
    6.1.2  創建源程序dec17s.vhd
    6.1.3  完成頂層文件設計
    6.1.4  頂層工程文件的處理
    6.1.5  設計項目的其他信息和資源配置
  6.2  LPM的調用方法
    6.2.1  LPM的原理圖調用方法
    6.2.2  LPM的VHDL文本方式調用
  6.3  波形輸入設計方法
  6.4  用MAX+plusⅡ優化設計
    6.4.1  全局邏輯綜合選項
    6.4.2  局部邏輯綜合選項
    6.4.3  探針的使用
    6.4.4  打包
  6.5  其他設置
    6.5.1  編程文件轉換
    6.5.2  MAX+plusⅡ的安裝
  本章小結
  思考題與習題
第7章  QuartusⅡ軟件及應用
  7.1  QuartusⅡ軟件的圖形用戶界面
    7.1.1  工程導航區
    7.1.2  狀態區
    7.1.3  信息區
    7.1.4  丁作區
    7.1.5  快捷命令丁具欄
  7.2  QuartusⅡ軟件的圖形編輯輸入法
    7.2.1  創建工程設計項目
    7.2.2  編輯設計原理圖
    7.2.3  設計編譯
    7.2.4  設計仿真
    7.2.5  引腳鎖定與編程下載
  7.3  QuartusⅡ軟件的文本編輯輸入法
    7.3.1  編輯設計文件
    7.3.2  創建工程
    7.3.3  編譯
    7.3.4  仿真
    7.3.5  引腳鎖定與下載
  7.4  層次電路設計
    7.4.1  頂層文件設計
    7.4.2  創建各模塊的下層設計文件
    7.4.3  設計項目的編譯仿真
    7.4.4  層次顯示
  本章小結
  思考題與習題
第8章  EDA技術綜合應用設計實例
  8.1  數字鐘
    8.1.1  數字鐘的設計要求
    8.1.2  數字鐘的頂層結構
    8.1.3  數字鐘各模塊的VHDL源程序設計
  8.2  智力競賽搶答器
    8.2.1  搶答器的功能描述
    8.2.2  搶答器的設計
  8.3  交通燈控制器
    8.3.1  交通燈控制器功能要求
    8.3.2  交通燈控制器的設計
    8.3.3  仿真波形
    8.3.4  下載驗證
  8.4  8路彩燈控制器
    8.4.1  8路彩燈控制器的功能要求
    8.4.2  8路彩燈控制器的設計
    8.4.3  下載驗證
  8.5  簡易數字頻率計
    8.5.1  設計任務
    8.5.2  數字頻率計的設計
  本章小結
  思考題與習題
第9章  EDA實驗開發繫統與實驗
  9.1  Gw48繫列實驗開發繫統使用說明
    9.1.1  Gw48繫統使用注意事項
    9.1.2  GW48繫統主板結構與使用方法
    9.1.3  實驗電路結構圖
    9.1.4  GW48-CK/GK/PK繫統結構圖信號與芯片引腳對照表
  9.2  EDA實驗
    9.2.1  實驗1——用原理圖輸入法設計4位全加器
    9.2.2  實驗2——計數譯碼顯示電路設計
    9.2.3  實驗3——計數器的設計
    9.2.4  實驗4——簡易彩燈控制器
    9.2.5  實驗5——用原理圖輸入法設計4位十進制計數譯碼器
    9.2.6  實驗6——用原理圖輸入法設計2位十進制頻率計
    9.2.7  實驗7——序列檢測器設計
    9.2.8  實驗8——用LPM設計8位數控分頻器和4位乘法器
    9.2.9  實驗9——脈寬可調的方波信號發生器設計
    9.2.10  實驗10——“梁祝”樂曲演奏電路
參考文獻