序
前言
第1章  FPGA概述
  1.1 什麼是FPGA
  1.2 FPGA與32位處理器的比較
  1.3 FPGA和ASIC的關繫
  1.4 FPGA的發展
  1.5 代碼語言VHDL和開發工具ISE
  1.6 FPGA的應用
第2章  XC3S500E和XCF04S的基本結構
  2.1 XC3S500E的主要特點
  2.2 內部結構總論
  2.3 配置操作
  2.4 芯片封裝標記
  2.5 輸入輸出塊(IOB)
    2.5.1 IOB內部結構
    2.5.2 輸入延時功能
    2.5.3 功能
    2.5.4 倍速數據傳輸
    2.5.5 支持多種信號標準
    2.5.6 片內差分端電阻(On_Chip Differential Termination)
    2.5.7 上拉電阻和下拉電阻
    2.5.8 邊沿切換速率(Slew Rate)控制和驅動強度(Drive Strength)控制
    2.5.9 IOB的區(Bank)劃分和規則
    2.5.1 0IOB的供電
    2.5.1 1上電和配置過程時I／O引腳行為
    2.5.1 2JTAG邊界掃描功能
  2.6 可配置邏輯塊(CLB)和切片(Slice)資源
    2.6.1 CLB總論
    2.6.2 切片總論
  2.7 塊RAM(Block RAM)
  2.8 專用乘法器(Dedicated Multiplier’s)
  2.9 數字時鐘管理器(DCM，Digital Clock Manager)
    2.9.1 總論
    2.9.2 延鎖環(Delay-Locked Loop，DLL)
    2.9.3 數字頻率合成器(Digital FreqLmncy Synthesizer，DFS)
    2.9.4 相移器(Phase Shifter，PS)
    2.9.5 狀態邏輯(Status Logic)
  2.10 時鐘基本結構
  2.11 芯片內互連(Interconnect)
  2.12 配置(Coufiguration)
    2.12.1 配置過程
    2.12.2 配置數據大小
    2.12.3 配置時鐘信號CCLK的設計要點
    2.12.4 HSWAP，M[2：0]和Vs[2：0]引腳線路設計要點
    2.12.5 主機串口模式(Master Serial Mode)
    2.12.6 其它的主機配置模式
    2.12.7 從機串口模式(Slave Seral Mode)
    2.12.8 JTAG模式
    2.12.9 配置過程總結
  2.13 Spartan-3E繫列FPGA芯片引腳說明
    2.13.1 引腳類型
    2.13.2 三種封裝的引腳
  2.14 Platform Flash PROM
    2.14.1 Flash PRoM的特點和對FPGA的支持
    2.14.2 Flash PROM內部結構
    2.14.3 PROM參與FPGA配置
    2.14.4 PROM的在繫統燒寫(In-system Programming)
    2.14.5 PROM的指標參數和引腳
第3章  核板和外圍模塊硬件設計
  3.1 小繫統和外圍器件
  3.2 基於FPGA的電子產品分類
  3.3 硬件繫統的需求分析和項目方案
  3.4 線路板集成設計工具Protel DXP簡介
  3.5 核板原理圖設計
  3.6 核板PCB設計
  3.7 模塊Bankl_Mdl(液晶和8xLED模塊)設計
    3.7.1 接口模塊Bankl_Mdl設計
    3.7.2 8xLED模塊設計
    3.7.3 RS232通信模塊設計
  3.8 模塊Bank0_Mdl(單數碼管模塊)設計
  3.9 模塊Bank1_Md2(4連數碼管模塊)設計
  3.10 並口JTAG下載器設計
  3.11 模塊Bank2_Mdl(輸入模塊)設計
第4章  開發環境ISE和VHDL語言
  4.1 開發環境ISE
  4.2 ISE安裝過程
    4.2.1 注冊
    4.2.2 ISE軟件下載
    4.2.3 ISE安裝
  4.3 ISE操作全過程
    4.3.1 ISE界面介紹
    4.3.2 新項目(New Project)建立
    4.3.3 產生源代碼
    4.3.4 源代碼綜合(Synthesize)
    4.3.5 波形仿真(Simulate)
    4.3.6 產生用戶約束文件
    4.3.7 執行設計(Implement Design)
    4.3.8 產生燒寫文件(Generate Programming File)
    4.3.9 產生PROM文件
    4.3.10 燒寫
    4.3.11 運行
  4.4 ISE各功能模塊
    4.4.1 ISE全過程總結
    4.4.2 參考已有的源代碼和約束文件建立新項目
    4.4.3 源代碼綜合(Synthesize—XST)
    4.4.4 執行設計(Implement[)esign)
    4.4.5 產生燒寫文件(Genei’ate Programming File)
    4.4.6 配置目標器件((20nfigure Target Device)
  4.5 VHDL語言
    4.5.1 VHDL源代碼結構形式
    4.5.2 VHDL基本定義
    4.5.3 VHDL語句
    4.5件模塊(Component)
第5章  項目軟件開發和源代碼解釋
  5.1 簡單邏輯門電路
    5.1.1 雙輸入與非門電路test00_NAND
    5.1.2 解碼器電路testl38_deCoder_1
  5.2 簡單時序電路
    5.2.1 LED閃爍電路testO_LED
    5.2.2 LED跑馬燈電路test8LED_HorseRun
    5.2.3 帶鎖存解碼器電路testl38_deCoder_2
    5.2.4 同步解碼器電路testl38_decoder_3
    5.2.5 串入並出同步移位寄存器電路testl64_SIPO
    5.2.6 單數碼管電路testLEDNumber_1
    5.2.7 按鍵控制的單數碼管電路testLEDNumber_2
  5.3 I／O口電路
    5.3.1 4連數碼管計數器NumLEDx4_1
    5.3.2 4連數碼管精密計時器NumLEDx4_2
    5.3.3 4連數碼管倒計時器NumLEDx4_3
    5.3.4 4連數碼管定時器NumLEDx4_4
  5.4 通信電路
    5.4.1 字符液晶顯示LCDl602_disp
    5.4.2 UART通信發送UART_transmitter
    5.4.3 UART通信接收發送UART_tranceiver
    5.4.4 藍牙通信BlueTooth_1
    5.4.5 基於PWM的LED亮度控制PWM_2xLED
    5.4.6 雙舵機控制PWM_2xMiniServer
    5.4.7 步進電機控制Step_Motorl
    5.4.8 帶設置的步進電機控制Step_Motor2
  5.5 DCM開發
    5.5.1 數字時鐘管理器實例DCM_Test
  5.6 其它項目
    5.6.1 直流電機控制
    5.6.2 繼電器控制
    5.6.3 單片機和FPGA雙機繫統
參考文獻 

序

我們生活在一個快速連接的世界中。目前，全球有60億臺移動計算設備相互連接，並且每天都新增100萬臺移動設備；預計到2020年，全球移動計算設備總數將達到300億臺。隨著物聯網(IoT)以及萬聯網(IOE)的發展，海量大數據的存儲、傳輸、處理、挖掘，對技術提出了極大的挑戰。從處理響應速度來看，計算的處理響應速度，從文字時代的秒級，多媒體時代的百毫秒級，視頻時代的十毫秒級，會迅速推進到5G時代的1毫秒級。對海量數據在1毫秒內完成處理，將是未來數十年擺在電子信息設計工程師面前的巨大問題。

隨著摩爾定律走向深納米時代，在20nm以下的工藝節點，每個節點的性價比提高幅度比上一代將會逐步減少，而前期NRE費用（即一次性工程費用）投入巨大，服務客戶數量稀少，使得專用集成電路ASIC以及專用標準集成電路ASSP在商業模式上走入絕境，贏利的公司數目銳減，直至後消亡。尚能存活的將是可編程器件。

面對海量的計算任務，多核並行曾是解決方案之一，但受制於算法可並行部分的局限，更多的核並不能帶來更高的效率，加速效能也逐漸走到了盡頭。而受單顆芯片發熱量密度限制，即便芯片上集成的晶體管越來越多，但可同時運行的晶體管數目趨於恆定，其它晶體管淪為暗硅(DarkSilicon)。設計者的目光不得不轉向馮諾依曼結構之外的計算構架，比如領域定制化計算（DomainSpecificComputing）,它可在保持靈活性的同時，發揮每一個晶體管的計算能力，當然，這也離不開可編程技術的長足發展。

在繫統級別,大數據、軟件定義一切、虛擬化一切的趨勢，使得繫統構架工程師不得不尋求更靈活、更智慧、更快速、更綠色的解決方案。而這些解決方案的核心，往往與軟件、硬件、I/O均可編程的芯片，賽靈思公司的AllProgrammable芯片相關。

在教育領域，除了需要培養能夠應對未來數十年挑戰的電子信息工程師之外，本身也充滿了變革和機遇。隨著大規模網上課程MOOC的興起，通過網絡，在統一平臺下，以翻轉課堂的方式，打破業界與教育界的壁壘，完成軟硬件、實驗與課程、年級與院繫的全面貫通。這正是很多電子信息類教育工作者的畢生追求。

賽靈思大學計劃將不遺餘力地幫助教育工作者應對這些變革，將AllProgrammable全可編程技術,全面引入新型知識傳播體繫中去，培養能夠處理下一代電子繫統設計挑戰的未來卓越工程師和創新者，為將中國制造變成中國智造的夢想，提供充足的智力和人纔保障。

西安交通大學城市學院的《FPGA軟件硬件設計及項目開發》一書，通俗易懂，從FPGA實現簡單74LS00邏輯入手，利用開源PCB開發板，以小項目的形式，循序漸進掌握FPGA的編程方法，是一本適合初學者快速入門的好書。特此作序，以示支持。

謝凱年

賽靈思大學計劃中國區經理

前言

FPGA是一片芯片，中文名為“現場可編程門陣列”，它是近十幾年裡發展出來的新型數字電子電路芯片。本書的目的就是教會讀者如何從硬件設計到軟件開發兩個方向上使用這片芯片。

本書瞄準的是賽林思（Xilinx）公司的Spartan-3E繫列的FPGA，型號為XC3S500E。用到的開發環境為賽林思公司的ISE，軟件語言為VHDL。這片FPGA內含有50萬個邏輯門，以及其它資源。FPGA到底有什麼特色？它被稱為“半定制”器件。就是說，芯片內部集成的這些硬件資源，50萬邏輯門都沒有連接好，提供給用戶按照自己的意願來連接，構建用戶自己的獨特的電路。這樣構建的電路是穩定的，可工業使用的。當然，電路還可以拆除，可以改建，可以刷新重建。這實際上園了一些工程師的夢，他們曾經夢想自己設計IC（集成電路芯片）。設想一下這樣的場景，在你面前碼放著50萬個微小的邏輯門，讓你自由支配，這是一個什麼樣的誘惑。有網友把FPGA比作橡皮泥，讓你自己來拿捏，塑造你自己渴望的塑像。作者卻願意把FPGA比作變形金剛，可以演變成無數的變種。一個數據比較可以說明FPGA的的優越性。如果已經開發出來了一個硬件電路的應用，現在要升級。如果是傳統的電路板，這樣的升級就要重新設計電路板，制作電件的焊接等等，一定會花去一個月以上的時間，老板子隻能變為電子垃圾。如果是用FPGA的電路板，那麼這樣的硬件升級可能幾個小時就能搞定，而且線路板不用從繫統上撥下來。這樣的優勢是當前FPGA技術應用快速發展的主要原因。

學習FPGA難不難？和學習單片機，學習32位嵌入式繫統相比，可以這麼說，學習FPGA入門比較煩，入門後會感覺比較容易。而學習單片機和嵌入式繫統正好相反。這有點像兒童學小提琴和學鋼琴，同樣是樂器中，一個是樂器皇後，一個樂器之王。學鋼琴入門容易，坐姿很舒服，手臂動作很自然，彈下去的音很好聽，因為音是準的。大約學一個小時，就能彈出很美好的小小星星亮晶晶，讓家長鼓掌叫好。學小提琴則完全不一樣，脖子要能夾住琴，左手向前方拐，成45度，琴軸要和地面平行，琴面要軸向旋轉45度，右手的5指捏弓要虛空而穩定，右小臂要和弓成90度，右手腕要自然垂下。要命是，拉弓要定在琴弦的一個點上，拉弓的運動必須是順著弓的直線（要知道，人的胳膊的運動從來都是弧線），還要和琴弦保持90度，使琴弦產生純的橫向振動。隻要拉弓動作不是90度，或者弓壓在琴弦上的力度不夠或太大，琴弦就產生縱向振動，產生的是極難聽的噪音。此外，還要把左手指放在琴弦的正確的位置上，這個位置沒有標記，否則音不準。初學提琴者，無不在很長的時間裡，不斷地拉出殺雞般的聲音。這是入門的難易問題，但入門後就反過來了。鋼琴發展下去，十個手指在彈奏，每一瞬間要看樂譜的幾個音來分配十個指頭的動作。小提琴發展下去，每一瞬間隻關心一個音，和一個手指的動作。隻要比較一下小提琴譜子和鋼琴譜子就知道誰的信息量大了，可以鬥膽的說，小提琴譜子的信息量不及鋼琴譜子的信息量的1/4。怎麼來評判鋼琴和小提琴的學習的難易度，就是說鋼琴入門容易，繼續發展很難，小提琴入門難，繼續發展容易。學習FPGA大約像學習小提琴，學習單片機和嵌入式繫統就像學鋼琴。例如，讓一個發光二極管（LED）閃爍，大約就像小小星星亮晶晶樂曲，是單片機，嵌入式繫統，和FPGA的個實驗。在單片機上和嵌入式繫統上，幾句C語言，編譯，下載，很快就完成了，初學者的成就感油然而生。在FPGA上，編寫代碼後，要有一繫列電腦操作纔能實現在電路板上的LED閃爍起來。有點像學小提琴，準備動作太多，包括各種術語，開發環境的層次，和多項操作。FPGA看上去好像入門門檻比較高，其實不然，而是前期的預備知識有點繁瑣。比較多的術語，比較多的操作步驟，較多的輔助工具。這些前期的預備知識分散了新手的學習精力。但是一旦進入FPGA，以後的發展會容易，因為FPGA雖然基本數量龐大，但畢竟資源種類並不多。希望讀者中的新手會有勇氣堅持學下去。

本書的第1章很簡單地介紹了一些FPGA的知識，橫向地作了些比較，在發展歷史裡特別地剖析了ROM和FPGA的關繫。

本書第2章詳細地介紹了Spartan-3E繫列的FPGA芯片的結構，這些資料來源於Xilinx公司的官方資料。這部分內容對初學者會有點困難，會感覺枯燥。對有些讀者建議可以簡單了解，缺乏這些知識並不影響後面幾章的學習。等到掌握了FPGA的源代碼編寫技術以後，再返回來學習這一章，就會恍然大悟。如果掌握了這一章的內容，編寫源代碼時會技高人一籌。

本書第3章詳細地介紹了如何用DXP2004（Protel2004）來設計本書中用到的FPGA開發板。公布全部原理圖和PCB圖，以及生成的過程。如果完全按照書本的內容走，一定能設計和制作出來的。作者的這個設計共修改了3次，纔感覺到可能是無錯的PCB了。這樣的硬件設計細節介紹是其它FPGA有關的書籍中沒有的內容。市場上能看到很好的FPGA開發板，FPGA的硬件設計在國內已有相當的水平，為什麼沒有人來寫具體的硬件設計呢？估計是知識產權的問題，當內容接近實際產品時，通常工程師和老板們會不願意完整公開內容的。所以技術書籍，或教材中幾乎看不到PCB圖，但這裡作者願意讀者共享自己的設計。

本書第4章介紹開發環境ISE和軟件語言VHDL。軟件語言從來都是教學環節上的軟肋。沒有深度和邏輯，像字典一樣的羅列，教師教課無法有激情，學生學得模模糊糊。軟件語言應該在使用中學，這是大部分人的能接收的。就好像手機的使用說明書，很少有人認真地一點一點地仔細讀一遍，然後再開機使用。差不多所有的人都是在使用中學習的的，所以也建議按照手機的學習方法，先做第5章的項目，通過使用，拷貝，修改等方法掌握VHDL軟件語言。開發環境ISE的學習也是同樣的，在第5章的學習過程中掌握ISE。特別提出第4章的4.3節，其中介紹了從創建一個新項目開始，直到完成燒寫並運行項目的全部操作過程。這一節的內容類似於手把手的教學，雖然死板一點，但相信會幫助新手輕松入門。

本書第5章包含有22個項目的真實源代碼，和他們的解釋。根據過去的教學經驗，不說“前面學過了，後面就不講了”這句課堂的套話。而是盡可能做到每個項目的源代碼中都反復給予解釋，希望直到讀者都煩了，這纔到達了作者的目的。因為這樣，新手纔會將這些代碼深深地刻在腦中了。

通常的FPGA的書籍介紹的內容會很豐富，很完美，涉及的面會很多。但本書作為入門級的教材，希望的是保持讀者的熱情，想讓讀者會了再說。為了不使讀者分散精力，本書采用直通車的方式介紹內容。從硬件到終的項目完成，一條路，一口氣地完成。FPGA發展到現在，出現了很多輔助工具，很多仿真工具，也就是說，在從開始設計到項目完成的一條路上有很多分叉，通過這些分叉也許可以更優化地抵達目標。但是本書略去了這些發展的分叉，使讀者的精力聚焦在一根主線上。讓本書成為初學者的第1本引進門型的教材，這是作者的初衷。

第5章的項目開發的前3個題目，是仿照74LS00，仿照74LS138，仿照74LS164芯片的功能，這是作者的一個引進讀者入門的經驗。這3個題目的設計是基於這樣的想法，學習過數字電路的讀者對於這3個經典的芯片是很熟悉的，所以項目的需求就會很清晰。74LS00是與非門，74LS138是3-8選一的解碼器，74LS164是串入並出的移位寄存器。這相當於把過去的簡單的熟記的知識拿來作為新知識的墊腳石，使它們作為新老知識過度的橋梁。用傳統邏輯芯片作為FPGA的個實踐項目，是作者的創新，因為差不多所有的FPGA教材是以計數器作為FPGA的個實踐項目。這是思維方式的不同。後者考慮的是如何在個實踐項目中立刻體現FPGA的特點，而作者的意圖是個實踐項目如何能幫助讀者很快地完美實現FPGA的全過程。在實現74LS00的與非門的項目中，讀者不用再考慮功能需求是什麼，因為他太明白了，而是把注意力集中到了如何實現的過程中了。

本書第5章的項目部分是作者馬慧敏老師參與開發的，本書的很多內容是作者兩人在西安交通大學城市學院計算機繫裡教學實踐中獲得的。在此感謝西安交大城市學院的繫領導和院領導，以及陸麗娜教授對FPGA教學的支持和幫助。感謝上過FPGA課的同學們的支持和鼓勵，他們中有些人在工作崗位上，FPGA水平已經蓋過了作者，學生超過了自己正是作者感欣慰的事件。張喆同學在FPGA開發方面的意見，曾給過作者一些啟發，這裡對他也表深深謝意。寫作過程中得到家人的鼓勵和熱情的支持，藉此對我的妻子，和孩子們表示深情的謝意。還要感謝西安交通大學出版社的葉濤老師，對本書的道義上的支持和實質上的幫助。葉老師的文字功底，慎密的邏輯思維，專業級的審閱能力對本書的修改極為重要。沒有葉老師的支持作者是沒有信心完成這本書的。其中還有一部分內容直接取自李舫先生的著作，對此作者表示深深的謝意，祝他在遠方他國幸福。

作者這裡還要特別感謝謝凱年博士先生。他作為賽靈思公司的大學計劃中國區經理，於2011年6月幫助和支持在西安交通大學城市學院成立了FPGA聯合實驗室。正是在這個大學計劃和實驗室的支持下，作者開設了FPGA的課程。根據這些年的課程教學經驗，纔成就了本書的基本素材。本書的提出和寫成得到了謝凱年博士的支持和指導，並且在百忙中欣然為本書撰寫序言。在這篇高水平的序言中，謝博士介紹了可編程芯片的發展趨勢，預言了可編程芯片對後計算機時代的貢獻，為我們展示了大數據IT的解決方案，並大力支持采用MOOC方式將可編程芯片推向業界。這篇序言值得與可編程芯片相關的工程師和有興趣的學習者一讀。

本書中技術上一定有種種謬誤，紕漏，不優化之處，觀點上一定有狹隘，偏見之處。望讀者君子給予指出，指正，批判。對此，作者抱著誠意向你們致敬，並表衷心謝意。書中的電路板是作者制作過和測試過的，還剩餘一些，可提供給讀者。書中第5章的全部源代碼電子版，可提供給讀者。

購買了本書的讀者可以和作者聯繫，作者提供書中硬件設計資料和全部源代碼。作者電話：13709181375，E-Mail：，qq：630972994，qq群：290863896，微信號：liyuhua686994。

李裕華

2014.08