目錄

第1章FPGA結構比較

1.1一點提醒

1.2一些背景信息

1.3反熔絲、SRAM與其他

1.3.1基於SRAM的器件

1.3.2基於SRAM器件的安全問題和解決方案

1.3.3基於反熔絲的器件

1.3.4基於EPROM的器件

1.3.5基於E2PROM/FLASH的器件

1.3.6FLASH-SRAM混合器件

1.3.7小結

1.4細粒度、中等粒度和粗粒度體繫結構

1.5基於MUX與基於LUT的邏輯塊

1.5.1基於MUX的體繫結構

1.5.2基於LUT的體繫結構

1.5.3基於MUX還是基於LUT

1.5.43、4、5或6輸入LUT

1.5.5LUT、分布式RAM與移位寄存器

1.6CLB、LAB與slice

1.6.1Xilinx

1.6.2Altera邏輯部件

1.6.3slicing和dicing

1.6.4CLB和LAB

1.6.5分布式RAM和移位寄存器

1.7快速進位鏈

1.8嵌入式RAM

1.9嵌入式乘法器、加法器和MAC等

1.10嵌入式處理器核(硬核與軟核)

1.10.1微處理器硬核

1.10.2微處理器軟核

1.11時鐘樹和時間管理器

1.11.1時鐘樹

1.11.2時鐘管理器

1.12通用I/O

1.12.1可配置I/O標準

1.12.2可配置I/O阻抗

1.12.3核電壓與I/O電壓

1.13吉比特收發器

1.14IP硬核、IP軟核與IP固核

1.15繫統門與實際門

1.16FPGA年齡

第2章設計技巧、原則與指導

2.1硬件描述語言

2.2自頂向下設計

2.2.1使用HDL

2.2.2書面設計規範

2.2.3分配資源

2.2.4設計劃分

2.2.5設計靈活性與優化

2.2.6可重用性

2.2.7布局規劃

2.2.8驗證

2.2.9了解體繫結構

2.3同步設計

2.3.1同步設計五原則

2.3.2競爭條件

2.3.3延遲相關邏輯

2.3.4保持時間違例

2.3.5毛刺

2.3.6門控時鐘

2.3.7異步信號與亞穩態

2.3.8允許使用異步邏輯的情況

2.4浮動節點

2.5總線競爭

2.6獨熱狀態編碼

2.7可測性設計

2.8測試冗餘邏輯

2.8.1什麼是冗餘邏輯

2.8.2怎樣測試冗餘邏輯

2.9初始化狀態機

2.10可觀測節點

2.11掃描技術

2.12內建自測試

2.13特征分析

2.14小結

第3章VHDL基礎

3.1引言

3.2實體：模型接口

3.2.1實體定義

3.2.2端口

3.2.3通用屬性語句

3.2.4常數

3.2.5實體舉例

3.3構造體：模型行為

3.3.1構造體的基本定義

3.3.2構造體聲明

3.3.3構造體語句

3.4進程：VHDL中的基本

3.5基本變量類型和操作符

3.5.1常數

3.5.2信號

3.5.3變量

3.5.4布爾操作符

3.5.5算術操作符

3.5.6比較操作符

3.5.7移位函數

3.5.8拼接

3.6判斷與循環

3.6.1if-then-else語句

3.6.2case語句

3.6.3for語句

3.6.4while循環

3.6.5exit語句

3.6.6next語句

3.7層次化設計

3.7.1函數

3.7.2包

3.7件

3.7.4過程

3.8調試模型

3.9基本數據類型

3.9.1基本類型

3.9.2數據類型: bit

3.9.3數據類型: Boolean

3.9.4數據類型: 整數

3.9.5數據類型: 字符型

3.9.6數據類型: 實數

3.9.7數據類型: 時間

3.10小結

第4章存儲器建模

4.1存儲器陣列

4.1.1Shelor方法

4.1.2VITAL_Memory包

4.2存儲器功能建模

4.2.1使用行為模型方法

4.2.2使用VITAL2000方法

4.3VITAL_Memory路徑延遲

4.4VITAL_Memory時序約束

4.5預加載存儲器

4.5.1行為存儲器預加載

4.5.2VITAL_Memory預加載

4.6其他類型存儲器的建模

4.6.1同步靜態RAM

4.6.2DRAM

4.6.3SDRAM

4.7小結

第5章同步狀態機設計與分析

5.1引言

5.2時序狀態機模型

5.3全記錄狀態圖

5.4基本

5.4.1置位優先

5.4.2復位優先

5.4.3激勵表組合形式

5.4.4的混合輸出

5.4.5的混合輸出響應

5.5觸發器簡介

5.5.1觸發機制

5.5.2觸發器類型

5.5.3觸發器設計的層次化流程圖和模型

5.6FSM(觸發器)設計步驟及映射算法

5.7D觸發器：通用型

5.7.1D鎖存器

5.7.2上升沿觸發D觸發器

5.7.3主從式D觸發器

5.8觸發器的轉換：T、JK觸發器以及其他觸發器

5.8.1T觸發器及其從D觸發器的轉換方法

5.8.2JK觸發器及其從D觸發器轉換的方法

5.8.3用JK觸發器設計T觸發器和D觸發器

5.8.4激勵表回顧

5.8.5專用觸發器和鎖存器的設計

5.9鎖存器和觸發器中的嚴重時序問題：警告

5.10異步預置位和復位

5.11觸發器的建立時間和保持時間要求

5.12使用邊緣觸發器設計簡單的同步狀態機：映射轉換

5.12.1三比特二進制加減計數器設計：D到T的卡諾圖轉換

5.12.2序列檢測器的設計：D到JK卡諾圖的轉換

5.13簡單狀態機分析

5.14簡單狀態機的VHDL描述

5.14.1上升沿D觸發器的VHDL行為級描述

5.14.2簡單狀態機的VHDL行為級描述

參考文獻

第6章嵌入式處理器

6.1引言

6.2簡單的嵌入式處理器

6.2.1嵌入式處理器體繫結構

6.2.2基本指令

6.2.3取指執行周期

6.2.4嵌入式處理器的寄存器分配

6.2.5基本指令集

6.2.6結構級還是行為級

6.2.7機器碼指令集

6.2.8微處理器的

6.2.9處理器函數包

6.2.10程序計數器

6.2.11指令寄存器

6.2.12算術

6.2.13存儲器

6.2.14微控制器

6.2.15簡單微處理器總結

6.3FPGA中的軟核處理器

6.4小結

第7章數字信號處理

7.1概述

7.2基本DSP繫統

7.3基本DSP術語

7.4DSP體繫結構

7.5件中的並行執行

7.6FPGA中的並行執行

7.7何時使用FPGA實現DSP功能

7.8FPGA的DSP設計考慮

7.8.1時鐘與信號的布線

7.8.2流水線

7.8.3算法實現的選擇

7.8.4DSP知識產權

7.9FIR濾波器概念舉例

7.10小結

第8章嵌入式音頻處理基礎

8.1引言

8.1.1聲音是什麼

8.1.2音頻信號

8.1.3語音處理

8.2音頻信源與音頻信宿

8.2.1在模擬與數字音頻信號之間轉換

8.2.2音頻轉換器背景知識

8.2.3連接到音頻轉換器

8.3互連

8.3.1連接器

8.3.2數字連接

8.4動態範圍與精度

8.5音頻處理方法

8.5.1如何將數據輸入到處理器內核

8.5.2塊處理與采樣處理

8.5.3雙緩存

8.5.4二維DMA

8.5.5基本操作

8.5.6信號生成

8.5.7濾波與算法

8.5.8采樣率變換

8.5.9音頻壓縮

8.5.10語音壓縮

參考文獻

第9章嵌入式視頻與圖像處理基礎

9.1引言

9.1.1人類視覺感知

9.1.2什麼是視頻信號

9.2廣播電視繫統——NTSC和PAL制式

9.2.1視頻分辨率

9.2.2隔行掃描和逐行掃描

9.3顏色空間

9.3.1伽馬校正

9.3.2色度下采樣

9.4數字視頻

9.4.1ITU-R BT.601(前稱為CCIR-601)

9.4.2ITU-R BT.656(前稱為CCIR-656)

9.5從繫統角度看視頻

9.5.1視頻源

9.5.2視頻顯示

9.6嵌入式視頻處理考慮

9.6.1視頻端口特性

9.6.2視頻ALU

9.6.3DMA考慮

9.6.4視頻算法分類

9.6.5帶寬計算

9.6.6去隔行處理

9.6.7掃描速率轉換

9.6.8像素處理

9.6.9處理圖像邊界

9.6.10色度重采樣、伽馬校正和顏色轉換

9.6.11縮放與剪切

9.6.12顯示處理

9.7壓縮和解壓縮

9.7.1無損和有損壓縮

9.7.2圖像壓縮

9.7.3視頻壓縮

9.7.4EMP中的編碼與解碼

參考文獻

第10章利用Simulink中的框圖設計流式FPGA應用

10.1使用基於流的操作符設計高性能數據路徑

10.2圖像處理設計引擎

10.2.1將RGB視頻轉換為灰度視頻

10.2.2二維視頻濾波

10.2.3將視頻濾波器映射到BEE2FPGA開發平臺

10.3在Simulink中加入控制

10.3.1使用Simulink塊設計控制器

10.3.2使用Matlab M語言設計控制器

10.3.3使用VHDL或Verilog設計控制器

10.3.4使用嵌入式微處理器設計控制器

10.4組件重用：簡單與復雜子繫統庫

10.4.1信件

10.4.2瓦片式子繫統

10.5小結

致謝

參考文獻

第11章梯形圖與功能框圖編程

11.1梯形圖

11.2邏輯功能

11.2.1與

11.2.2或

11.2.3非

11.2.4與非

11.2.5或非

11.2.6異或

11.3鎖存器

11.4多路輸出

11.5輸入程序

11.6功能框圖

11.6.1邏輯門

11.6.2布爾代數

11.7編程舉例

第12章定時器

12.1定時器類型

12.2對定時器編程

12.2.1序列

12.2.2級聯定時器

12.2.3循環開關定時器

12.3延遲關定時器

12.4脈衝定時器

12.5編程實例

索引