內容簡介
劉衛玲、常曉明編*的《Verilog-HDL實用設計 與工程制作》從實踐的角度出發，全面介紹硬件描述 語言Verilog HDL，通過與具體電路實驗的結合，使 讀者能夠輕松地掌握Verilog—HDL的語法、結構、功 能及簡單應用。
全書共分8章，**～5章，通過應用Verilog— HDL描述的各種邏輯電路實例，詳細講解該語言的語 法結構和FPGA的開發流程；第6章，介紹硬件開發應 具備的條件；第7章，講解數字電路繫統的設計思路 ；第8章，通過列舉12個簡單的應用實例，詳細介紹 工程應用繫統的設計與實現的全過程。書中給出的全 部仿真結果和硬件實現均經過驗證。全書的所有 Verilog—HDL實例文件可在北京航空航天大學出版社 網站www．buaapress．com．cn的“下載專區”進行 下載。
本書可作為學習數字設計的初學者和工程技術人 員的入門書、工具書和參考資料。
全書共分8章，**～5章，通過應用Verilog— HDL描述的各種邏輯電路實例，詳細講解該語言的語 法結構和FPGA的開發流程；第6章，介紹硬件開發應 具備的條件；第7章，講解數字電路繫統的設計思路 ；第8章，通過列舉12個簡單的應用實例，詳細介紹 工程應用繫統的設計與實現的全過程。書中給出的全 部仿真結果和硬件實現均經過驗證。全書的所有 Verilog—HDL實例文件可在北京航空航天大學出版社 網站www．buaapress．com．cn的“下載專區”進行 下載。
本書可作為學習數字設計的初學者和工程技術人 員的入門書、工具書和參考資料。
